Synopsys占九成FinFET投片，Cadence趨于弱勢

新思科技(Synopsys)近日宣布其 Galaxy Design Platform 已支援全球九成的 FinFET 晶片設(shè)計量產(chǎn)投片(production tapeout)，目前已有超過20家業(yè)界領(lǐng)導廠商運用這個平臺，成功完成超過100件FinFET投片。
包括格羅方德半導體(GLOBALFOUNDRIE)、英特爾晶圓代工(Intel Custom Foundry)、三星電子(Samsung)等晶圓廠已經(jīng)利用Galaxy Design Platform為彼此之共同客戶如Achronix、創(chuàng)意電子(Global Unichip Corporation)、海思半導體(HiSilicon Technologies)、邁威爾科技(Marvell)、Netronome、NVIDIA以及三星電子等，進行測試晶片(test chip)以及FinFET的量產(chǎn)投片，這些晶片被廣泛地應(yīng)用于消費性電子、無線應(yīng)用、繪圖、微處理器、網(wǎng)路裝置等領(lǐng)域。
以FinFET為基礎(chǔ)的制程節(jié)點(process node)技術(shù)能帶來多項優(yōu)勢，包括較佳的密度、較低的功耗以及較好的效能。Galaxy Design Platform實作工具的最新創(chuàng)新技術(shù)，能處理從平面(planar)移轉(zhuǎn)到3D電晶體(transistor)所產(chǎn)生的大量新設(shè)計規(guī)則，藉此達成前述 優(yōu)勢。
新思科技積極與晶圓廠合作夥伴維持全面性的合作關(guān)系，確保Galaxy Design Platform所有工具的更新，以便支援多重曝光(multi-patterning)、局部互聯(lián)(local interconnect)架構(gòu)等FinFET裝置所帶來的制程變革。
Galaxy Design Platfor最新的工具包括：Design CompilerR 合成(synthesis) 解決方案、TetraMAXR ATPG、IC Compiler 及IC Compiler II 布局繞線解決方案、PrimeTimeR 簽核(signoff) 解決方案、StarRC 擷取(extraction)、HSPICER、CustomSim 及FineSim 模擬產(chǎn)品、Galaxy Custom DesignerR 電路圖(schematic)、Laker布局工具，以及IC Validator物理驗證(physical verification) 等。