技術分析：時鐘寬帶GSPS JESD204B ADC

　　通過將每個1 Hz偏移點相加來嘗試計算準確的抖動不太實用。 因此，通過以端點之間的dB/十倍頻程值得到每個十倍頻程各自的相位噪聲斜率，可得出非常接近的均方根抖動。 理想情況下，寬帶相位噪聲會綜合為一個較大的偏移，該偏移等于采樣頻率。 但是，要確保實例計算有界，我們可以在典型有線應用中計算均方根抖動。 我們來看看圖6中的相位噪聲曲線，計算983 MHz載波的10 kHz到20 MHz偏移內的抖動。

　　圖6

　　可將從圖5中得出的相位噪聲十倍頻程分段曲線細分為三個分段，以計算983 MHz頻率載波的10 kHz到20 MHz偏移之間的均方根抖動。

　　總均方根抖動是兩個目標頻點之間的曲線下方區域的和。 這種情況下，估計區域顯示在標記為A、B和C的三個分段中。每個分段端點之間的相位噪聲曲線斜率可輕松估計出，隨后將用于進行計算。 整個相位噪聲頻譜L(f)上的周期抖動JPER之間的關系如下所示：

　　(f2 – f1)之間的特定頻段內的RMS JPER可由下式計算出：

　　L(f)的頻率軸為對數標尺時，可使用分段函數估計出相位噪聲。 因此，L(f)可改寫為：

　　其中，K-1是分段函數中的分段數，b是十倍頻程起始頻率的相位噪聲大小，a是單位為dB/十倍頻程的估計斜率，U(f)是階梯函數。

　　如果我們將公式3中的L(f)代入公式2，便可以得到：

　　然后便可使用圖6曲線的每個分段的值計算出均方根抖動，其中fc = 983 MHz：

　　A： a = –3.44 dB/十倍頻程，起始頻率為f = 10 kHz、b = –116.91 dBc/Hz

　　B： a = –9.75 dB/十倍頻程，起始頻率為f = 100 kHz、b = –120.35 dBc/Hz

　　C： a = –18.58 dB/十倍頻程，起始頻率為f = 1 MHz、b = –130.1 dBc/Hz

　　RMS JPER = 151 fs

　　最新的GSPS ADC使用JESD204B串行輸出代替LVDS輸出的多路復用器組。 時鐘解決方案還能如何使用JESD204B將系統內的多個ADC對齊到單個樣本?

　　多通道低抖動GHZ時鐘解決方案可將系統基準時序信號與稱為SYSREF的信號在JESD204B規格內定義的相應時鐘輸出配對。 SYSREF信號是系統內使用的JESD204B鏈路的絕對時序基準信號。 多個儀器、傳感器陣列和雷達系統都需要將多個同步ADC(2、4、8、16 … 100s)的時間對齊到盡可能少的樣本范圍內。 對于此類應用，時鐘解決方案的時序靈活性對去偏斜和對齊SYSREF信號到每個相應的ADC時鐘非常重要。

　　圖7

　　多時鐘輸出配對在與彼此相關的相位及其關聯的輔助SYSREF信號中可能會偏斜。 粗調和精調時序可使時鐘和SYSREF在一系列ADC中同步。

　　具有16個ADC的系統可能需要四個獨立的采集板，每塊板使用四個ADC，并且通過電氣背板直接連接在一起。 根據其相對于彼此的空間位置和走線之間的交點，每個ADC可在不同的時間看到關聯的采樣時鐘邊沿時刻。

　　在某些情況下，時鐘和關聯SYSREF需要對齊到各ADC的同一時間點。 在其他系統中，時鐘相位需要刻意不對齊，以考慮一系列ADC之間的輸入信號相位差異。 對于兩個或四個ADC的交叉，時鐘可能需要顛倒或針對特定90°增量調整相位。 無論如何，JESD204B時鐘解決方案均可在每個ADC時鐘和SYSREF配對之間提供獨立的偏斜能力，以發揮采集系統的作用。

　　圖8

　　對于JESD204B ADC和DAC，新的時鐘芯片解決方案能夠將多個輸出對齊到一個單次或周期性SYSREF信號。 此功能可消除由ADC采集時間和時鐘源之間的空間時鐘路由延遲產生的傳播時間差異。

　　GSPS ADC提供哪些時鐘解決方案?

　　GHz時鐘解決方案的相位噪聲或時域抖動是為GSPS ADC選擇時鐘源時考慮的主要性能因素。 對于需要大量ADC的采集系統，最佳的時鐘解決方案還需要提供大量輸出通道以實現其各自的編碼速率。 一個次要性能因素是在JESD204B鏈路內使用系統基準參數時的同步能力，此能力可進一步增強時鐘系統的各項功能。

　　AD9525提供七個均方根抖動僅為50 fs的3.3 GHz輸出時鐘配對，以及在JESD204B接口的框架內部可用作SYSREF專用同步輸出。

　　AD9528不僅提供七個1 GHz輸出時鐘配對，而且提供輔助SYSREF信號，這些信號的每個時鐘配對均可去偏斜，以在單個采樣對齊脈沖內對齊相應的ADC。

　　HMC7044是一款高性能的3 GHz 14輸出抖動衰減器，附帶JESD204B SYSREF支持。

　　結論

　　最新高帶寬和寬帶ADC的編碼時鐘相位噪聲和抖動的幅度需要逐漸減小。 盡管可選用許多時鐘解決方案與這些高頻ADC一同使用，但那些目標帶寬具有極低相位噪聲并且能夠同步許多ADC的解決方案才是最佳的解決方案。

　　典型時鐘解決方案的相位噪聲曲線可轉換成時域，以確定均方根抖動和對ADC動態范圍的潛在影響。 高級時鐘解決方案的另一個優點具有能夠在JESD204B框架內對時鐘信號配對去偏斜的獨特SYSREF。 為GSPS ADC選擇的關鍵輔助時鐘元件可能會維持或降低ADC的性能，具體取決于目標采集信號頻率。