Vishay P溝道Gen III MOSFET具有業內最低導通電阻
加入技術交流群
日前，Vishay Intertechnology, Inc.(NYSE 股市代號：VSH)宣布，推出采用PowerPAK® ChipFET®和PowerPAK 1212-8S封裝的新器件，擴充其TrenchFET® P溝道Gen III功率MOSFET。新推出的Vishay Siliconix MOSFET可提高便攜式計算和工業控制設備中的電源效率，是-4.5V和-2.5V柵極驅動下具有業內最低導通電阻的-12V和-20V器件，占位面積為3.0mm x 1.9mm x 3.3mm。
本文引用地址：http://www.104case.com/article/198090.htm
Si5411EDU、Si5415AEDU和SiSS23DN適用于智能手機、平板電腦、筆記本電腦、工業傳感器和POL模塊里的電源管理等各種應用中的負載、電池和監控開關。器件的低導通電阻使設計者能夠在其電路里實現更低的電壓降，更高效地使用電能，延長電池使用壽命。
Si5411EDU數據表鏈接地址：http://datasheet.eepw.com.cn/datasheet/show/id/3121012。
Si5415AEDU數據表鏈接地址：http://datasheet.eepw.com.cn/datasheet/show/id/3121013。
SiSS23DN數據表鏈接地址：http://datasheet.eepw.com.cn/datasheet/show/id/3121014。
在節省PCB空間是首要因素的應用里，-12V Si5411EDU不但具有8.2mΩ(-4.5V)和11.7mΩ(-2.5V)低導通電阻，而且3.0mm x 1.9mm PowerPAK ChipFET封裝具有明顯優勢。當需要更高的電壓等級時，-20 V Si5415AEDU可滿足需求，具有9.6mΩ(-4.5V)和13.2mΩ(-2.5V)的低導通電阻。兩款器件的典型ESD保護為5000V。對于需要極低導通電阻的應用，SiSS23DN的4.5m?(-4.5V)和6.3m?(-2.5V)導通電阻可滿足需求，3.3mm x 3.3 mm PowerPAK 1212-8S封裝的高度低至0.75mm。
Si5411EDU、Si5415AEDU和SiSS23DN進行了100%的Rg和UIS測試。這些MOSFET符合JEDEC JS709A的無鹵素規定，符合RoHS指令2011/65/EU。
器件規格表：
|
器件型號 |
Si5411EDU |
Si5415AEDU |
SiSS23DN |
|
|
VDS (V) |
-12 |
-20 |
-20 |
|
|
VGS (V) |
± 8 |
± 8 |
± 8 |
|
|
RDS(ON) (m?) @ |
4.5 V |
8.2 |
9.6 |
4.5 |
|
3.7 V |
9.4 |
- |
- |
|
|
2.5 V |
11.7 |
13.2 |
6.3 |
|
|
1.8 V |
20.6 |
22.0 |
11.5 |
|
|
封裝 |
PowerPAK ChipFET |
PowerPAK ChipFET |
PowerPAK 1212-8S |
|
Vishay的P溝道Gen III系列包括60余款器件，占位面積從5mm x 6mm到0.8mm x 0.8mm。
新款P溝道MOSFET現可提供樣品，并已實現量產，大宗訂貨的供貨周期為十三周。
評論