5 Gsps高速數據采集系統的設計與實現
加入技術交流群
2．4 上位機軟件設計
高速數據傳輸的上位機部分是以PC機為平臺進行的軟件設計。整個軟件架構如圖2所示，主要由用戶應用程序和驅動程序兩部分組成。本文引用地址：http://www.104case.com/article/193738.htm
上位機系統通過PCI Express接口，控制板卡上的FPGA，并使上位機能夠讀取到FPGA以DMA方式連續上傳的數據，實現上位機內存和FPGA之間數據的高速傳輸。該軟件的驅動部分設計，依靠WinDriver的API函數和已有的PCI Express硬件設備驅動函數，完成對硬件設備的基本控制，為以后軟件的進一步升級奠定良好的基礎。而用戶應用部分，主要是在Visual Studio環境中完成，通過調用可靠的設備驅動函數，成功地通過PCI Express接口與FPGA進行數據通信。
2．5 測試結果
1)ADC與時鐘性能測試
這里采用Xilinx公司ISE軟件中的ChipScope Pro工具將邏輯分析器、總線分析器和虛擬I／O小型軟件核直接插入到設計當中，直接查看ADC輸出的數字信號，這些信號在操作系統速度下或接近操作系統速度下被采集，并從編程接口中引出，再將采集到的信號通過ChipScope Pro邏輯分析器進行分析。
首先讓ADC工作在采樣率為5 Gsps的單通道模式下，用特定的測試模式來檢驗ADC與FPGA之間的數據接口的準確性。將測試程序下載到FPGA并運行后，用ChipScopePro抓取ADC的輸出數據如圖3(a)所示。然后在單通道模式下不使用測試模式，輸入2MHz的正弦信號，用ChipSco pePro抓取ADC的輸出數據如圖3(b)所示。
評論