基于PSoC的V/F轉換器實現

圖中包括一個積分器和一個施密特觸發器。積分器可由帶模擬模塊的SC模塊建立，施密特觸發器可由帶內部電阻的CT模塊建立。積分器的輸出電壓由前一個采樣的輸出電壓和施密特觸發器的狀態決定。在SC模塊中將Sign位置為1，可使積分器的增益為負。施密特觸發器的輸出狀態隨著積分器的輸出極性的變化而變化。當施密特觸發器的輸出為負時，每個采樣時鐘會使積分器的輸出 ,A和電容(F)的比值決定(公式1)。

(2)

3 軟件實現

3.1 模塊設置

采用PSoC Desinger作為PSoC的集成開發環境(IDE)。轉換器被放置在PSoC Desinger的Column-O 中，可編程比較器用來生成施密特觸發器，反饋電阻與放大器的同相端連接，反相端直接和積分器的輸出相連。因為積分器使用的是自動歸零的模式，在每個時鐘里SC的輸出在需要的輸出值和AGND間變化。由于施密特觸發器的遲滯現象，因此就使積分器對轉換器沒有影響。

積分器放置在ASC10中，可配置的SC模塊用來生成積分器，Comparator Bus作為輸入源，FCap被置為32, ACap被置為1，這樣就可以在每個給定輸入電壓里得到最大可能的積分過程。為了處理來自PSoC的Vss接地輸入信號，PSoC Desinger中的ARefMux被置為REFLO,RefMux被置為Vdd/2 Vdd/2。如果要使用以AGND為參考的輸入信號，就得把ARefMux參數置為AGND，同時設置好輸入和輸出管腳。

3.2 程序結構