allegro使二條時鐘線等長的方法

　　為了使二個SDRAM的時鐘線等長，我查閱了很多資料，設(shè)置等長的方法有很多，在這里我們只為了二條時鐘線等長來學(xué)習(xí)如何通過設(shè)置約束規(guī)則然后通過延時處理達(dá)到等長的目的。

　　首先是我們先要為想要等長的線找一個精確的數(shù)據(jù)，為此，我先布設(shè)了最長的那條時鐘線

　　然后，通過display-->element查看他的長度，可以看到：

　　Netpathlength:1113.48MIL

　　這就是我們參考的長度，也可以在下面的約束管理器中看到這個值，接著我們打開約束管理器，通過打開約束管理器，在

　　注意圖中帶顏色部分，可以在右邊到所有的網(wǎng)絡(luò)

　　在你想等長的網(wǎng)絡(luò)名稱上右鍵鼠標(biāo)，選擇創(chuàng)建一個引腳對

　　然后在右邊輸入最大和最小的值，如圖

　　我的最小值是1110MIL，最大值是1150MIL，參照著最長那條時鐘線設(shè)置的

　　此時，在時鐘網(wǎng)絡(luò)名稱上右鍵并選擇Analyze

　　我們就會看到這個效果

　　這個圖中綠色部分就是你已經(jīng)布的時鐘線的長度，如果他不在范圍內(nèi)就會顯示為紅色

　　也就是我們的還離最小值差距376mil，怎么辦呢？下面到了手動延時或者叫延長操作了

　　啟動Route-->DelayTune

　　設(shè)置一下右邊屬性

　　在另一條短的時鐘線上，開始拖出一些回形的走線來

　　右邊如果是顯示為紅色

　　那就繼續(xù)變換的拖動，更變大小，直到紅色部分變?yōu)榫G色

　　那就完成了等長設(shè)置.