基于CPLD的全幀型CCD圖像傳感器驅動系統設計

0 引 言
電荷耦合器件(Charge Coupled Devices，CCD)是20世紀70年代初發展起來的新型半導體集成光電器件。作為一種新型的MOS器件，與普通MOS器件相比，具有集成度更高、功耗更低、設計更簡單、制造工序更少等優點。隨著航天技術的發展，在航天器高姿態和高準確度測量、空間遙感和對地觀測等領域中，性能優越的CCD相機越來越多地得到了應用。
在此，將CCD應用于數字航測相機中。數字航測相機是基于數字相機的基本原理，將圖像以數字信息的形式存儲、轉移，并與地面實現通信。CCD圖像傳感器是相機的眼睛，它對相機的性能起到非常關鍵的作用，因此，實現電子掃描功能的CCD驅動電路是數字航測相機系統設計的關鍵。
DALSA公司的FTF4052M 22M Full－Frame型CCD是一款全幀型CCD圖像傳感器。這里在分析該器件的工作過程中，以及對驅動信號的要求后，采用了基于可編程邏輯器件(CPLD)技術，將CCD驅動電路集成在一塊芯片上，實現了CCD圖像傳感器的驅動電路，并且結合Ahera公司的EPM7160SLC84－10完成了硬件電路的設計。

1 全幀型CCD驅動時序發生器原理
1．1 FTF4052M芯片介紹
FTF4052M是22兆像素(4 008 pixel×5 334 pix－e1)的超大分辨率全幀CCD圖像傳感器，其內部結構如圖1所示。

其主要特性如下：
(1)36 mm×48 mm的光敏面；
(2)優異的抗光暈性能；
(3)22兆有效像素(8H×5 344 V)；
(4)可實現垂直子采樣；
(5)高的線性動態范圍(>72 dB)；
(6)數據傳輸率高達27 MHz；
(7)可實現單路，雙路和四路同時輸出。
該芯片在結構上分為3部分，中間最大的區域為光敏區，即光積分區域；上下兩部分為兩個輸出寄存器。將光積分生成的電荷水平轉移到4個角的輸出放大器，輸出放大器將光生電荷形成的電壓信號放大并轉移出CCD。
C1，C2，c3為水平像素轉移寄存器的時鐘信號。A1，A2，A3，A4為垂直行驅動時鐘信號。TG是光敏區與輸出寄存器之間的隔柵；OG是輸出柵；sG是輸出柵之前的最后一個柵；RG是輸出放大器。該芯片的最大特點是將光敏區生成的圖像分成W，X，Y，Z四個對稱的象限，每個象限的電荷可以以不同的方向轉移，通過四個輸出端同時輸出，有效地提高了幀速率，單端輸出的幀速率為1幀／s，而四端同時輸出就可以達到3．6幀／s。
1．2 幀轉移時序分析
CCD的整個幀轉移時序如圖2所示，主要分為3個階段，而且這三個階段是周期進行的。在此，把空閑模式階段定義為第一階段，在CCD芯片空閑模式下，A時鐘信號全部保持低電平?？臻e模式后，CCD芯片開始進入第二階段，即光積分階段。

如圖2所示，SSC為系統內部基準時鐘信號，用于校準整個CCD的時序。VA high是控制四組A時鐘的高低電平轉換信號；TG信號的相位和頻率與A1完全一致。由于CCD芯片FTF4052M發球全幀CCD芯片，光敏面占CCD面積的大部分，為了得到100%的污染點圖像，必須加上機械快門。它的開啟由Trig-in信號完成。當Trig-in信號上升沿到來時，觸發快門使之進行開啟動作，CcD準備進行光積分。在Trig-in信號上升沿之后，當基準時鐘信號SSC的第一個上升沿到來時，產生脈沖寬度為190.6 ps的信號CR，用于對CCD進行初始化。當CR脈沖到下降沿時，快門徹底打開，ccD正式進入光積分階段。A1繼續保持低電平；A2，A3，A4上升為高電平。因為CCD芯片中的每個像素都可以看作是由四個柵極(每個柵極連接一相時鐘信號)“覆蓋”的，而且像素之間必須分離開，水平方向上可以通過溝道隔離像素。為了將像素與像素在垂直方向上隔離開，必須將四個柵極中的某一個柵極電壓變為零。在該系統應用中，將A1保持低電平，以起到像素隔離的作用。然而光生電荷在保持高電平的A2，A3，A4柵極下積聚起來，形成信號電荷包。