新聞中心

        EEPW首頁 > EDA/PCB > 設計應用 > 基于CPLD的VGA視頻顯示系統的設計

        基于CPLD的VGA視頻顯示系統的設計

        作者: 時間:2009-06-16 來源:網絡 收藏

          時序發生器設計

          標準時序參考圖如圖7所示,并用VERILOGHDL設計For VESA 800*600 @ 60Hz:時序的源代碼:

        程序

        程序

        VGA標準時序參考圖

        圖7 VGA標準時序參考圖

          分析

          經過反復測試,能夠將采集端數據實時傳送到顯示器上,具體性能指標如下:

          視頻輸出:VGA視頻輸出
          DA轉換精度: 10bit
          圖像輸出標準: SVGA(75Hz, 800×600)
          顯示分辨率: 10bit
          結語

          該VGA不但可以穩定地采集圖像數據,而且可以實時將數據傳輸到CRT顯示器,便于以后人工綜合分析、處理。它特別適用于大型商場等顯示端,可以說是一個理想的解決方案。


        上一頁 1 2 3 下一頁

        關鍵詞: CPLD VGA 視頻顯示 系統

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 盐边县| 桓台县| 资兴市| 吉水县| 蓬溪县| 肥乡县| 淮滨县| 沧州市| 洛阳市| 剑川县| 罗山县| 都兰县| 勃利县| 丰城市| 赣榆县| 同江市| 本溪| 栖霞市| 多伦县| 吴江市| 长宁区| 太谷县| 遵化市| 田林县| 嘉禾县| 江城| 温泉县| 民权县| 达拉特旗| 阿图什市| 肥西县| 囊谦县| 辽源市| 镇巴县| 霍林郭勒市| 沂南县| 郧西县| 云浮市| 阿瓦提县| 出国| 那坡县|