有效防止FPGA設計被克隆的技術

雖然過去這種軟件已經開發出來，并且在技術文獻中有過報告，但目前攻擊者似乎還無法公開得到這些工具。這種軟件的輸出通常是映射到FPGA原語后的扁平設計網表；雖然在比特流基礎上向前進了一步，但與原始的設計源代碼相比還有很大的差距。

攻擊者還可能在比特流級嘗試和操作設計，他們會有選擇的“翻轉”某些比特，然后在關閉安全特性的情況下監視效果。挫敗這種攻擊的關鍵是使每次‘翻轉一個比特，然后觀察發生了什么’所需的時間盡可能長，并使攻擊者很難判斷實際的安全特性是否完全被關閉。讀一個DesignTag代碼需要花數分鐘時間，這使得類似這種基于研究的攻擊的可行性大大降低。

與FPGA設計安全機制相比，DesignTag的優勢還在于它不依賴于FPGA的特定資源，而攻擊者很容易利用這種依賴性確定比特流中的位置。

基于閃存或反熔絲技術的FPGA是在工廠中配置的，因此包含DesignTag的代碼不會泄漏給最終用戶。針對DesignTag的任何攻擊都將涉及物理性地篡改器件，從而導致FPGA損壞。

熱信號

到這里你可能想知道為何選擇非傳統的信號媒介。與芯片內電路交流信號最顯而易見的方法是通過封裝引腳。然而，這種機制在這種情景下有很大的缺陷。為了有益于最終用戶，標記機制必須獨立于安裝芯片的電路板，并獨立于任何系統軟件。

在某些情況下，電路板和系統軟件開發人員可能就是懷疑濫用IP的那一方。另外，訪問標記不應要求詳細地了解包含可疑芯片的系統。在使用BGA芯片和精細間距扁平封裝時，即使在電路板上找到合適的位置來探測信號也可能很有技巧性。因此通過封裝引腳訪問標記信息通常要求訓練有素的技術人員才能辦到。

通過封裝的熱通道帶寬很窄，這與DesignTag采用的信號機制非常匹配。數據傳輸速率很低，但創建代碼只需極少量的比特，而且熱信號方法還有一些額外的優點。例如，熱信號通過封裝發送，并被與封裝頂部接觸的探針檢測到，這種方法不會影響器件的正常工作。由于無需訪問電氣連接，也不需要使用額外的封裝引腳，因此DesignTag可以被增加到現有產品中而不改變其引腳布局。

半熟練操作人員可以從器件所在位置或在測試裝置中進行閱讀。高引腳數量的球柵陣列要求高密度的PCB走線，而引出到測試點的額外走線是個大問題，可能讓攻擊者想到DesignTag的存在。利用EMI、射頻或電源噪聲的標記信號方式理論上也是可能的。低電平電氣信號機制將深受芯片正常工作、快速電源毛刺和地線反彈以及相鄰PCB走線信號耦合帶來的外部噪聲的影響。而諸如無線電波、主電源和其它EMI等外部信號源也會造成干擾。

現代系統要求多個電源，這些電源必須很好地加以屏蔽和去耦。電源平滑濾波可能負面影響到芯片輸出的回送信號，從而降低芯片性能和標記信號質量。雖然電氣信號的寬帶寬能夠提供快速檢測，但實驗表明這種好處無法彌補上述缺點。

本文小結

反IP侵權和克隆設計的成本在迅速提高。本文介紹的DesignTag技術提供了在設計中增加水印的低成本便利方法。標記目標設計提供了驗證盜版或侵權行為的簡單途徑，無需求助于冗長的工程評估。只需數分鐘就能檢測出贗品，這使得DesignTag成為一種值得推廣的解決方案。