新聞中心

        EEPW首頁 > EDA/PCB > 設計應用 > 一種基于FPGA的PXA270外設時序轉換接口設計

        一種基于FPGA的PXA270外設時序轉換接口設計

        作者: 時間:2009-09-24 來源:網絡 收藏

        圖3為COM20020的時序原理圖,從時序分析可得出如下設計方案:DIR用于指示操作是讀還是寫,DIR=‘1’為讀,否則為寫。在操作前先對DIR 賦值;在EN有效時選擇CS,CLK的下一次上升沿變為有效。這樣是給寫操作對COM20020數據總線準備數據之用,不影響讀操作;DS選擇在CS有效的下一個CLK上升沿變為有效,但在CS無效前兩個時鐘周期給出上升沿,以滿足“片選信號CS必須先于DS至少5 ns,并且只能在DS無效之后恢復為高電平”,并且DS中間應有至少60 ns的時鐘寬度,因而保持3個CLK周期有效。圖4為CommandGenerator時序仿真圖。采用計數器進行時序同步。以下給出VHDL源代碼。

        本文引用地址:http://www.104case.com/article/191920.htm



          關鍵詞: FPGA 270 PXA 外設

          評論


          相關推薦

          技術專區

          主站蜘蛛池模板: 双鸭山市| 永善县| 玛沁县| 江陵县| 上杭县| 大丰市| 岳池县| 旬邑县| 天气| 宁陕县| 九台市| 崇仁县| 宁南县| 新竹市| 龙井市| 新郑市| 泌阳县| 霍林郭勒市| 沭阳县| 靖安县| 昌乐县| 奉贤区| 精河县| 孝感市| 乐至县| 横峰县| 苗栗县| 淮南市| 平遥县| 得荣县| 大宁县| 郸城县| 三穗县| 章丘市| 上林县| 八宿县| 彰化市| 大同市| 六安市| 定南县| 吴江市|
              <ul id="22400"><center id="22400"></center></ul>
              <kbd id="22400"></kbd><strike id="22400"><s id="22400"></s></strike>
              <th id="22400"></th>
              <th id="22400"></th>