利用基于SystemC/TLM的方法學進行IP開發和FPGA建模

在第二個范例中，當MAC HW處理控制幀時，全局定時為：

窗口編程時間=T+tprg_winexp，故系統中，HW對及時打開發送窗口的指令進行編程。

與此同時，現有的SPEAr板起到了很大的幫助作用，因為在板上測出了AES-CCM引擎的性能。因此能夠推斷出硬件中存在AES-CCM，因為AES-CCM軟件算法給不出所需要的性能。

挑戰

被測設計(DUT)或被測單元(UUT)的測試對任何設計方法學來說都是最關注的一個方面。在開發的初始階段，即架構評估階段，必須需要一個高性能的性能仿真環境。具有行為功能TLM平臺能夠滿足這一需求，并對將要執行的功能進行功能檢查。當進入到低級抽象設計階段時，仿真性能大大降低，這成為有效驗證IP的一個問題。

軟硬件的系統級仿真與軟硬件的協同仿真一塊進行。ST有自己的平臺，這是一個包含硬件(RTL)的混合平臺，軟件利用SystemC書寫(見圖2)。該平臺的瓶頸是環境中所引入IP的RTL，而且注意到這將大大地降低性能。正如預期，這是所遇到的約束，而且對是否能夠比主仿真運行更快的可能性進行了評估。該方案基于Xtreme服務器硬件仿真，使得運行速度至少要比NCSIM仿真快10倍。

圖4：配有軟件的Xtreme服務器配置。

圖4所示的該技術對第一次仿真特別實用，不需要任何有關環境配置方面的工作量。其概念是在Xtreme的FPGA中運行RTL IP。開始時，引入的時鐘為軟件時鐘，但結果相當可喜，還簡化了RTL的系統驗證和調試。配置過程中，整個仿真環境是類似的，僅有的改變是用VHDL RTL IP替代SysC IP。試驗結果是仿真速度快了10倍。因此，Xtreme服務器平臺滿足了RTL驗證/調試所用平臺的需求。最重要的方面是具有與ncsim同等水平的調適能力。還提供了與SystemC環境的無縫集成。

調試功能

硬件方面的一個更具挑戰性的問題是調試。當自檢失敗時，就需要一個相關的測試范例。為了驗證該測試范例，在檢查失敗原因時必須檢查所有的主要信號。所以需要對信號進行存放，驗證，從而找出具體的原因。利用基于XTREME服務器的平臺可以很容易地執行所有這些功能，無須額外的工作量。通過將實際硬件移入獨立的FPGA，可以很容易地改善仿真速度，不過這種方法提供的調試功能較少。因此，基于XTREME服務器的平臺不僅改善了仿真速度，還能提供非常好的調試功能。圖5給出了分析結果。

圖5：A）不同平臺上的仿真性能。B）不同平臺上的調試復雜性。