基于FPGA的∑-Δ D/A轉換器的設計與實現
加入技術交流群
關鍵詞：∑-Δ DAC，FPGA，VerilogHDL，可綜合性
引言
本文引用地址：http://www.104case.com/article/191733.htm在各類電子系統中，數字電路所占比重越來越大。這主要是因為數字電路相對于 電路有一些突出的優點，例如：1 數字電路中的有源器件工作在飽和區 與截止區，工作狀態穩定；2 數字電路處理的是二值信號，易于存儲和再生；3 數字電路是由大量相同的基本單元，如門、觸發器等所組成，易于大規模集成，易于自動化設計工具的應用等。再加上數字計算機和數字信號處理技術的迅速發展，使得數字電路從集成規模、應用范圍及設計自動化程度等方面都大大超過了模擬電路，越來越多的由模擬電路實現的功能轉由數字電路實現，進入了電子系統設計的數字化時代。
1 變∑-Δ換的原理
∑-Δ變換采用過取樣技術，將信號按時間分割，保持幅度恒定，具有高取樣率、噪聲整形和比特字長短的特點。變換可以在低取樣率、高分辨率的量化器或者高取樣率、低分辨率的量化器中進行，在數字音頻中很有用，如用于音頻信號數字化的∑-Δ ADC及可將已經數字化處理后的音頻信號還原為模擬聲音信號的∑-Δ DAC。∑-Δ變換有時根據采用的具體結構稱為1比特或多比特變換，本文所描述的∑-Δ DAC采用了1比特變換技術，克服了采用較多比特數時所帶來的量化非線性誤差、糾錯困難的缺點。
打個比方來說明如何用1比特替代16或更多比特：傳統的階梯變換器像16個電燈泡，連接到各自的開關上，每個都有不同的亮度，用各種組合方式可以得到216（即65536）種不同的亮度。然而，燈泡間的亮度差會引入誤差，某種組合也并不總是能夠產生所要求的亮度。1比特變換技術采用完全不同的方法，不用那么多燈泡和開關，只用一個燈泡和一個開關。房間亮度的變化可以通過簡單的改變開、關燈泡的次數來得到。如果燈泡開的次數增加，房間的亮度就會增加。
∑-Δ變換是將信號按時間分割，保持信號幅度恒定。它用高電平或低電平的脈沖表示信號，例如可以采用脈沖密度調制（PDM），如圖1所示恒定幅度的脈沖信號，不論電平高或低都能夠重建輸出信號波形。
2 ∑-Δ DAC的結構
傳統的應用電流模技術的DAC當位數達到10位以上時，要在某一溫度范圍保持精度非常困難。本文的∑-Δ DAC運用了數字技術，因此與電流模DAC相比，不受溫度變化的影響，且能在可編程邏輯器件如FPGA中實現。∑-Δ DAC實際上是高速1位DAC，應用數字反饋技術從輸入二進制數字量產生等幅的脈沖串，脈沖串的平均占空比與輸入二進制數字量成正比，脈沖串再通過一RC模擬低通濾波器就能重建模擬波形。∑-Δ DAC非常適合于低頻、高精度的應用，尤其在數字音頻領域應用廣泛。
評論