基于FPGA的快速9／7整形離散小波變換系統設計
加入技術交流群
3 仿真與綜合
為了驗證本文設計系統的性能，使用Modlesim6．3仿真軟件對系統進行了仿真測試，下面是采用大小為1 024×1 024，圖像數據為8位的測試圖像進行測試仿真的部分波形圖。
在Xilinx提供的ISE7．1仿真軟件下搭建測試平臺，對設計系統進行綜合，結果如圖9所示。
設計系統時鐘頻率可達到54 MHz，滿足對圖像數據的實時處理要求。
4 結束語
本文主要討論了基于FPGA的快速9／7整形離散小波變換系統設計，該結構采用內部RAM的循環覆蓋的存儲方式，使對存儲器的需求量減小，從而減小了硬件功耗，同時采用基于行的列變換方式，提高了的系統運行，可實現對遙感傳輸圖像的快速實時處理。
p2p機相關文章:p2p原理
評論