基于FPGA+DSP+ARM的數(shù)據(jù)傳送總線變換器

摘 要： 介紹了基于FPGA+DSP+ARM的數(shù)據(jù)傳送總線變換器的整體設計及ARM、DSP和FPGA的器件選型，詳細描述了ARM與DSP、DSP與FPGA的接口電路設計，給出了系統(tǒng)軟件結構設計,詳細描述了HPI驅動程序的實現(xiàn)過程。

　　在飛控組件測試時，由于被測系統(tǒng)與上位機有一定距離，如果直接把遙測并行數(shù)據(jù)傳送到上位機，將會出現(xiàn)數(shù)據(jù)信號的衰減和信號延時問題，有可能使信號時序錯位，從而達不到系統(tǒng)測試的要求。為此，需要研制一種數(shù)據(jù)傳送總線變換器，用來完成被測數(shù)據(jù)無失真的、實時的、遠距離與上位機的通信，并能接收上位機的控制指令，實現(xiàn)工作狀態(tài)的遠程交互。

　　1 數(shù)據(jù)傳送總線變換器的整體設計

　　綜合考慮到測試系統(tǒng)實時性和可靠性的要求，選擇以太網(wǎng)口作為數(shù)據(jù)傳送總線變換器與上位機的數(shù)據(jù)轉發(fā)接口，以高速串口作為控制口，采用FPGA+DSP+ARM的架構作為實時信息處理平臺。

　　數(shù)據(jù)傳送總線變換器的系統(tǒng)框圖如圖1所示。其中，F(xiàn)PGA作為數(shù)據(jù)預處理器，完成并行數(shù)據(jù)到串行數(shù)據(jù)的轉換等數(shù)據(jù)預處理任務；DSP讀取FPGA處理后的數(shù)據(jù)并完成數(shù)據(jù)壓縮的任務；ARM作為中央處理控制器，主要完成從DSP系統(tǒng)中讀取已經(jīng)編碼好的數(shù)據(jù)并通過以太網(wǎng)口完成與上位機的實時通信任務。上位機按照數(shù)據(jù)傳輸協(xié)議、產品的數(shù)據(jù)遙測協(xié)議解調出各類物理變量，記錄并存儲。測試人員通過上位機完成工作狀態(tài)的遠程控制與各種信息交互任務。

　　在該系統(tǒng)中采用了FPGA+DSP+ARM的高端架構，但是衡量一個系統(tǒng)的整體性能不僅要看所使用的器件和所完成的功能，還要看各個器件之間的接口形式。在FPGA+DSP+ARM的信息處理平臺上，三者之間的接口形式將決定整個系統(tǒng)的性能。為滿足實時的信號處理任務，在選擇DSP芯片時，不僅要考慮DSP芯片的處理速度，還要考慮DSP芯片與FPGA、ARM的接口能力，選擇帶有EMIF和HPI接口的DSP使其與FPGA、ARM無縫連接成為該系統(tǒng)設計的關鍵一環(huán)。

　　2 器件選型

　　在該數(shù)據(jù)傳送總線變換器中，F(xiàn)PGA選用Xilinx公司最新推出的低成本現(xiàn)場可編程門陣列Spartan-3E 系列中的XC3S500E。XC3S500E包含有20個Block RAM，每個RAM塊中的18 KB的模塊存儲器，是完全同步、真正的雙端存儲器。用戶可獨立地從每個端口讀出或向每個端口寫入（但同一地址不能同時進行讀和寫）。另外，每個端口都有一個獨立的時鐘，對每個端口的數(shù)據(jù)寬度都可以獨立進行配置。

　　ARM芯片選用Samsung公司的S3C4510B。S3C4510B是基于以太網(wǎng)應用系統(tǒng)的高性價比16/32 bit RISC微控制器，內含一個由ARM公司設計的16/32 bit ARM7TDMI RISC處理器核。除了ARM7TDMI核以外，S3C4510B還有許多重要的片內外圍功能模塊，其中就有一個以太網(wǎng)控制器，用于S3C4510B系統(tǒng)與其他設備的網(wǎng)絡通信。

　　DSP芯片選用TI公司的TMS320C6416。TMS320C6416是TI公司推出的高速定點DSP，它擁有處理能力強大的CPU、高達1 MB的RAM、豐富的外設接口。外設包括CPU訪問外圍設備提供無縫接口的靈活的外部存儲器接口EMIFA和EMIFB，一個使得DSP很容易通過PCI接口無縫連接到一個具有PCI功能的外部主CPU上的PCI接口，一個16/32 bit寬的異步并行接口HPI（和PCI共用相同的引腳），一個提供64 bit數(shù)據(jù)通道訪問的增強型EDMA等。其高速的處理速度滿足系統(tǒng)的實時性要求，并能實現(xiàn)與多種外設無縫連接。