基于AVR和CPLD的高速數(shù)據(jù)采集系統(tǒng)

2．1 控制A／D轉(zhuǎn)換程序設(shè)計
根據(jù)控制存儲的要求，首先要設(shè)計控制A／D轉(zhuǎn)換的狀態(tài)機(jī)，用來確定A／D轉(zhuǎn)換的狀態(tài)，根據(jù)MAXl308工作時序特點而設(shè)計的控制A／D轉(zhuǎn)換的狀態(tài)機(jī)轉(zhuǎn)換圖如圖4所示。實現(xiàn)控制A／D轉(zhuǎn)換的狀態(tài)機(jī)部分主要VHDL程序源代碼如下：

將程序下載至CPLD中運(yùn)行調(diào)試，經(jīng)過對電路的調(diào)試和測量，控制8通道A／D同時轉(zhuǎn)換的狀態(tài)機(jī)產(chǎn)生的示波器時序波形如圖5所示，其中，0、1、2、3、4分別對應(yīng)的是圖3中的CONVST、EOC、EOLC、CS、RD，而第5通道是對FIF0的寫信號。從示波器顯示的波形圖可以看出產(chǎn)生的8個連續(xù)的脈沖對應(yīng)位置完全滿足圖3所要求的時序要求，也就是說在控制器同時控制8路信號的采集時不會出現(xiàn)時序混亂的情況。由此可知，采用本系統(tǒng)中設(shè)計的采集程序可以實現(xiàn)同時采集的要求，并且根據(jù)采集的脈沖寬度分析可知該系統(tǒng)能滿足采集速度為10 Mb／s的設(shè)計要求。