基于DDS和FPGA技術的高動態擴頻信號源的研究
加入技術交流群
在本文介紹的信號源中,載波頻率圍繞中心頻率10.7MHz做線性變化,線性變化的范圍Y和速率X由用戶從鍵盤輸入。軟件實現的方法是利用單片機的定時中斷,每500微秒計算一次頻率,并轉化為頻率控制字,寫入AD9854。為了提高精度,模擬連續變化,定時的時間越短越好。而單片機內部計算的效率很低,因此為了減少中斷服務程序的計算量,可以在中斷開始之前把一部分需要用到的參數先計算出來:
載波頻率變化的步長: STEP=X×t=X×500μs
一個狀態內的變化總次數:TOTAL COUNT=Y/STEP=Y/(X×t)
步長對應的頻率轉換字:SFTW=STEP×248/REFCLOCK
計算出上述三個參數之后,在中斷服務子程序中只需設置一個計數器COUNT,根據所在的狀態(如圖2所示的0或1,2,3),用中心頻率的頻率轉換字CENTER FTW加上或者減去SFTW×COUNT,再送至AD9854中即可。
當然,也可以將事先計算好的數據存儲起來,再查表,減少中斷響應時間,但是這樣存儲的數據量比較大:以X=2.0Hz/s,Y=40kHz,500μs中斷一次為例,就至少要存儲40M個數據。如果存儲的數據過少,所模擬的變化就不夠連續。因此,前述方案較好。
實際上,在載波變化的同時,偽碼的頻率也應該發生相應的變化,變化的方法也是用單片機定時改變AD9850的頻率控制字,具體的軟件技術同AD9854,此處不再贅述。
信號源主程序的流程如圖3所示。程序初始化包括對AD9850和AD9854的復位,設置AD9850和AD9854缺省值,設置數據和偽碼的組別初值。液晶顯示共有八個顯示畫面,第二屏至第七屏提示用戶輸入各個參數。需要設定的參數有:數據碼組、偽碼碼組、幀碼容錯數、載波變化范圍、載波變化率、偽碼變化率、輸出幅度衰減方式等。然后單片機同時工作在中斷和查詢方式。如果查詢到‘重新設定’的鍵被按下,就禁止中斷,重新輸入參數,再開中斷模擬新的參數條件下的信號。
·體制: PCM-CDMA-BPSK;
·PCM數據:碼率10.26/5.12kbps可選,幀長32/16Byte可選,幀碼容錯由面板手動加;
·信道編碼: 維特比編碼 K=7, r=1/2;
·擴頻調制:偽碼率:5.23264MHz,偽碼長255/511可選;偽碼類型:GOLD碼,內存八組PN碼;
·BPSK調制: 載波中心頻率10.7MHz;
·動態特性: 載波中心頻率變化范圍±100kHz,變化率≥±1.8kHz/s,偽碼變化范圍≥±300Hz。
DDS技術采用全數字結構,具有極高的頻率分辨率,極短的頻率轉換時間,輸出頻率相對帶寬很寬,具有程控靈活的優點,是傳統的模擬信號產生技術所無可比擬的。
前述的基于DDS和FPGA技術的高動態擴頻仿真信號源設計原理正確,輸出穩定,實用中效果很好。在擴頻通信高速發展的今天,高動態擴頻仿真信號源的應用前景必將非常廣闊。
參考文獻
1 朱近康. 擴展頻譜通信及其應用,合肥:中國科學技術大學出版社,1995.10
2 樊昌信.通信原理. 長沙:國防工業出版社,1995
3 林寶璽,胡志英.多譜勒雷達. 長沙:國防工業出版社,1982.11
4 AD9854 PRELIMINARY TECHNICAL DATA. 1999
評論