ＤＳＰ＋ＦＰＧＡ實時信號處理系統

３ 線性流水陣列結構

在我們的工作中，設計并實現了一種實時信號處理結構。它采用模塊化設計和線性流水陣列結構。

這種線性流水陣列結構具有如下特點：

·接口簡單。各處理單元（ＰＵ）之間采用統一的外部接口。

·易于擴充和維護。各個ＰＵ的內部結構完全相同，而且外部接口統一，所以系統很容易根據需要進行硬件的配置和擴充。當某個模塊出現故障時，也易于更換。

·處理模塊的規范結構能夠支持多種處理模式，可以適應不同的處理算法。

每個ＰＵ的核心由ＤＳＰ芯片和可重構器件ＦＰＧＡ組成，另外還包括一些外圍的輔助電路，如存儲器、先進先出（ＦＩＦＯ）器件及ＦＬＡＳＨ ＲＯＭ等（圖２）。可重構器件電路與ＤＳＰ處理器相連，利用ＤＳＰ處理器強大的Ｉ／Ｏ功能實現單元電路內部和各個單元之間的通信。從ＤＳＰ的角度來看，可重構器件ＦＰＧＡ相當于它的宏功能協處理器（Ｃｏ－ｐｒｏｃｅｓｓｏｒ）。

ＰＵ中的其他電路輔助核心電路進行工作。ＤＳＰ和ＦＰＧＡ各自帶有ＲＡＭ，用于存放處理過程所需要的數據及中間結果。ＦＬＡＳＨ ＲＯＭ中存儲了ＤＳＰ的執行程序和ＦＰＧＡ的配置數據。先進先出（ＦＩＦＯ）器件則用于實現信號處理中常用到的一些操作，如延時線、順序存儲等。

ＰＵ單獨做成一塊ＰＣＢ，各級ＰＵ之間通過插座與底板相連。底板的結構很簡單，主要由幾個串連的插座構成，其作用是向各個ＰＵ提供通信通道和電源供應。可以根據需要安排底板上插座的個數，組成多級線性陣列結構。這種模塊化設計的突出優點在于，它使得對系統的功能擴充和維護變得非常簡單。需要時，只要插上或更換ＰＵ電路板，就可以實現系統的擴展和故障的排除。每一級ＰＵ中的ＤＳＰ都有通信端口與前級和后級ＰＵ電路板相連，可以很方便地控制和協調它們之間的工作。

４ 應用實例

我們應用上述線性流水陣列結構實現了一個實時目標檢測系統，該系統的任務主要是接收攝像頭輸出的灰度圖象，經預處理、編碼、直線擬合和目標識別后，輸出結果到ＰＣ機顯示。在這個任務中，預處理模塊包括抽樣、卷積和編碼等步驟，屬于低層的處理，其運算數據量大，但運算結構較規則，適于用ＦＰＧＡ進行純硬件實現；而直線擬合及目標識別等高層圖象處理算法，所處理的數據量相對較少，但要用到多種數據結構，其控制也復雜得多，我們用ＤＳＰ編程來實現。

重構處理模塊采用的是Ｘｉｌｉｎｘ公司的ＸＣ５２００系列ＦＰＧＡ芯片。這是一種基于ＳＲＡＭ的現場可編程門陣列。表１給出了ＸＣ５２００ 系列ＦＰＧＡ的一些參數。

表1 XC5200系列FPGA的一些參數 器件 XC5204 XC5206 XC5210 XC5215 邏輯單元 480 784 1296 1936 最大邏輯門 6000 10000 16000 23000 多功能塊 10×12 14×14 18×18 22×22 CLB 120 196 324 484 觸發器 480 784 1296 1936 I/O 124 148 196 244 ＸＣ５２００系列ＦＰＧＡ邏輯功能的實現由內部規則排列的邏輯單元陣列（ＬＣＡ）來完成，它是ＦＰＧＡ的主要部分。ＬＣＡ的核心是可重構邏輯塊（ＣＬＢ），四周是一些輸入／輸出塊（ＩＯＢ）。ＣＬＢ和ＩＯＢ之間通過片內的布線資源相連接。ＬＣＡ由配置代碼驅動，ＣＬＢ和ＩＯＢ的具體邏輯功能及它們的互聯關系由配置數據決定。整個ＦＰＧＡ模塊的設計實現在Ｘｉｌｉｎｘ公司的Ｆｏｕｎｄａｔｉｏｎ ２．１ｉ開發平臺上完成。該系統支持設計輸入、邏輯仿真、設計實現（設計綜合）和時序仿真等系統開發全過程。

在選用ＤＳＰ芯片時，主要應考慮性能能否滿足快速判讀算法的要求，具體說就是要求選擇那些指令周期短、數據吞吐率高、通信能力強、指令集功能完備的處理器，同時也要兼顧功耗和開發支持環境等因素。表２列出了一些常用微處理器的性能參數。

我們選擇的是應用廣泛、性價比較高的ＴＭＳ３２０Ｃ４０芯片。它是美國ＴＩ公司推出的為滿足并行處理需求的３２位浮點ＤＳＰ。主要特性如下：

表2 常用微處理器對照表 處理器類型 DSP（Motorola) ADSP TMS320 96002 56156 21020 2101 C30 C40 C50 字長/bit 32 16 32 16 32 32 16 指令周期/ns 50 50 50 60 33 25 50 1024浮點FFT時間/ms 1.04 2.33 0.96 2.07 2.36 1.93 3.42 ·外部時鐘４０ＭＨｚ，內部時鐘２０ＭＨｚ，所有指令均單周期完成，處理器內部采用高度并行機制，可同時進行多達１１項各類操作。

·兩套相同的外部數據、地址總線，支持局部存儲器和全局共享存儲器。

·６個高速并行通信口，采用異步傳輸方式，最大速率可達２０Ｍｂ／ｓ。通過令牌傳遞可靈活實現數據雙向傳輸，這種結構很適合Ｃ４０之間的互連。

·６個ＤＭＡ通道，每個通道的最大速率可達２０Ｍｂ／ｓ。ＤＭＡ內部總線與ＣＰＵ的地址、數據、指令總線完全分開，避開了總線使用上的瓶頸。

從結構和功能上看，Ｃ４０很適合與可重構器件互相配合起來構成高速、高精度的實時信息處理系統，并完全可以勝任圖像信息的實時處理任務；此外，Ｃ４０的開發系統也比較完備，支持Ｃ語言和匯編語言編程，能夠方便地進行算法移植和軟／硬件的協同設計。

衡量系統的整體性能不僅要看所使用的器件和所能完成的功能，還要看器件之間采用怎樣的互連結構。ＸＣ５２００可以完成模塊級的任務，起到ＤＳＰ的協處理器的作用。它的可編程性使它既具有專用集成電路的速度，又具有很高的靈活性。Ｃ４０內部結構的主要優勢是：所有指令的執行時間都是單周期，指令采用流水線，內部的數據、地址、指令及ＤＭＡ總線分開，有較多的寄存器。這些特征使它有較高的處理速度。ＦＰＧＡ具有硬件的高速性，而Ｃ４０具有軟件的靈活性，從器件上考察，能夠滿足處理復雜算法的要求。同時，Ｃ４０的６個通信口和６個ＤＭＡ通道使其能夠在不被中斷的情況下比較從容地應付與外界大量的數據交換。

從ＰＵ內部互連來看，Ｃ４０使用了專用的通信口完成與ＦＰＧＡ的互連，能夠保證在任何情況下ＦＰＧＡ與Ｃ４０的數據通道的暢通。另外，ＦＰＧＡ和Ｃ４０各自都有輸入端口，使得系統的處理結構多樣化。比如，ＦＰＧＡ可以作為處理流程中的一個模塊，獨立完成某項功能，也可以作為Ｃ４０的協處理器，通過Ｃ４０的調用來完成特定的子函數。底板將互連性延伸到ＰＵ之間，使得多個電路板能夠組成多處理機系統。前級的Ｃ４０既可以與下一級的Ｃ４０通信，也可以將數據發送到下一級的ＦＰＧＡ。

綜上所述，本文提出的基于ＤＳＰ＋ＦＰＧＡ的線性流水陣列結構，為設計中如何處理軟硬件的關系提供了一個較好的解決方案。同時，該系統具有靈活的處理結構，對不同結構的算法都有較強的適應能力，尤其適合實時信號處理任務。