基于FPGA的人工神經網絡系統的實現方法

使用3輸入的乘法器計算△w02，4輸入的乘法器計算△w2．5輸入的乘法器計算△w01，6輸入的乘法器計算△w1，這樣并行計算△w02、△w2、△wO1、△w1。
3．2．3 系統控制模塊的設計
該系統控制模塊由一個計數器組成，計數器的輸入信號有：時鐘信號、啟動運算信號start、最大訓練次數maxcount、誤差信號e、 誤差容限eps，樣本數目；輸出信號有：前向傳輸控制信號enl，求誤差控制信號en2、反向傳輸控制信號en3、權值調整控制信號en4、權值讀寫信號 en5、讀樣本地址信號，訓練次數count。
3．3 基于FPGA的芯片和仿真軟件選型
芯片選型要考慮的因素有：硬件資源，例如LE個數、PLL個數、RAM個數；核心及外設電壓標準、功耗；軟件工具的功能對VHDL語言的支持；市場上專業開發板的支持。
本系統設計采用Altera公司Cyclonell系列的EP2C20Q240C8型FPGA。器件EP2C20Q240C8片內資源豐富，邏輯單元共18752個，最大用戶輸入輸出引腳為142個，器件EP2C20Q240C8還內嵌RAM，共208 KB，包含4個PLL，同時支持Nios軟核處理器。EP2C20Q240C8型FPGA的核心電壓是1．2 V，I／O電壓是3．3 V。而綜合軟件則使用Altera公司的QuallusⅡ6.1。

4 實驗驗證
將該BP網絡用來實現函數逼近，取網絡為l-5-l(輸入、輸出層神經元數為1，隱層神經元數為5)，本系統測試了很多函數，現將其中2例測試結果列出， 如圖4所示，(圖中實線為目標曲線，+線為逼近曲線)。由測試結果可以看出，對于函數中比較平坦的地方，該系統擬合結果不太理想，對于不同的網絡結構，網 絡模型的誤差或性能和泛化能力也不一樣，一般地，隨著網絡結構的變大，誤差變小。通常，在隱層節點數增加的過程中，網絡誤差會出現迅速減小然后趨于穩定的 一個階段，因此，合理的隱層節點數應取誤差迅速減小后基本穩定時的隱層節點數。合理網絡模型是必須在具有合理隱層節點數、訓練時沒有發生“過擬合”現象、 求得全局極小點和同時考慮網絡結構復雜程度和誤差大小的綜合結果。設計合理的BP網絡模型的過程是一個不斷調整參數的過程，也是一個不斷對比結果的過程， 比較復雜且有時還帶有經驗性。
例l：待測函數y=x2，測試結果如圖4所示。

例2：待測函數，測試結果如圖5所示。

5 結論
以BP網絡為例提出了神經網絡硬件實現方法。應該說明的是：這種方法并非只適合于BP網絡，由于神經網絡都具有大規模并行的簡單運算的特點，所以可以將此方法推廣至更多類型的神經網絡。
本系統在參考前人工作的基礎上，綜合考慮了各種因素，用VHDL硬件描述語言設計并實現了該系統，從測試結果來看，本文所設計的BP神經網絡不但達到了一 定的數據精度，也能滿足一般場合下的速度處理要求。此嘗試的成功將改變人工神經網絡的研究局限于算法和應用等領域的現狀，也必將極大促進神經網絡研究的進 一步發展，這也將推動神經網絡硬件在相關應用領域中的實用化。