基于FPGA的CCD相機時序發生器的設計
加入技術交流群
TDI-CCD的驅動時序控制比普通線陣CCD的驅動時序控制要復雜的多， IL-E2型TDI-CCD的時序控制包括各種直流電平控制和各種時鐘脈沖序列控制。對于前者，主要包括供電電壓VDD、輸出柵電壓VEST、溢出柵電壓VOV、襯底電壓VBB和級數控制偏置電壓等；對于后者，主要包括行轉移時鐘脈沖TCK，像元移位讀出時鐘脈沖CR1、CR2，輸出復位時鐘脈沖RST，TDI方向移位寄存器驅動時鐘脈沖CI1～CI4，級數控制時鐘脈沖CSS6、CSS12、CSS24、CSS48。TDI-CCD工作時，在行轉移時鐘脈沖TCK為高電平期間，像元感光產生的信號電荷在TDI方向移位寄存器驅動時鐘脈沖CI1、CI2、CI3、CI4的共同作用下，沿著TDI（TDI級數由TDI級數控制脈沖選為6、12、24、48、96中的一種）方向積累并轉移到輸出移位寄存器中；當TCK為低電平時，TDI-CCD在像元移位讀出時鐘脈沖CR1、CR2的作用下，輸出復位時鐘脈沖RST每來一個有效電平高電平時，TDI-CCD的輸出信號OS端輸出一個信號，直到信號輸出完為止。之后TCK由低電平變為高電平，CI1、CI2、CI3、CI4也相應的變為有效電平，轉移上一次轉移完后像元感光產生的信號電荷，開始一個新的周期。這些時序控制的詳細對應關系如圖2所示。
圖2 TDI-CCD時序詳圖
對于此TDI-CCD時序設計與普通線陣CCD時序設計存在以下幾個突出特點。（1）在TDI方向存在4相移位寄存器驅動時鐘，它們的周期與行周期一致，高電平脈寬t3應大于3μs， CI1的上升沿滯后于TCK的上升沿，CI2的下降沿滯后于TCK的下降沿，CI1、CI2的高電平脈寬至少有1μs的重疊。CI3、CI4在時序關系上分別為CI1、CI2的倒相。（2）此TDI-CCD的工作級數可以通過CSS6、CSS12、CSS24、CSS48四個級數選擇信號進行控制，使其工作于96、48、24、12和6級。
3 時序發生器的原理組成和工作過程分析
時序發生器產生TDI-CCD、視頻處理器和圖像數據輸出所需的各種時鐘脈沖信號， 時序發生器在CCD成像單元工作中起著時間上同步協調的作用。它由時序控制器給出的指令和參數予以控制。時序控制器控制TDI-CCD工作時的行轉移周期， 積分級數，控制指令和參數以串行數據的形式送至時序控制器中，時序發生器根據時序控制器給出的指令和數據產生TDI-CCD和視頻處理器所需要的時鐘脈沖信號： 行轉移時鐘脈沖、像元移位讀出時鐘脈沖、輸出復位時鐘脈沖、TDI方向移位寄存器驅動時鐘脈沖、級數控制時鐘脈沖、相關雙采樣時鐘脈沖、A/D轉換器采樣時鐘脈沖等。為了提高工作時的可靠性， 在時序控制器中控制指令和參數沒有更新時， 時序發生器將按時序控制器中初始設置參數工作。
時序發生器的設計：時序發生器生成TDI-CCD、視頻處理器和圖像數據輸出所需要的各種時序。所有時序是由主振脈沖序列通過逐級分頻后的脈沖序列進行邏輯和組合運算產生的。它們之間滿足嚴格的相位關系， 這是相機系統協調工作的基礎。時序發生器的功能框圖如圖3所示。相機系統一通電就應保證立即工作在內部默認方式， 這樣就能夠馬上判斷系統是否正常。如果外部或內部設置指令無效， 系統也返回默認方式， 這是相機系統可靠性的體現。時序發生器所產生的各種時鐘由VHDL 語言完成。
圖3 時序發生器功能框圖
評論