擴(kuò)頻通信芯片STEL-2000A的FPGA實(shí)現(xiàn)
加入技術(shù)交流群
2．2 下變頻模塊
下變頻模塊主要是將輸入的數(shù)字中頻信號(hào)進(jìn)行數(shù)字式下變頻，從而產(chǎn)生基帶信號(hào)，即待解擴(kuò)的信號(hào)。設(shè)輸入信號(hào)是經(jīng)正交采樣后的數(shù)字中頻信號(hào)：
式中，I_PN和Q_PN為擴(kuò)頻后的信號(hào)，ω為本地NCO產(chǎn)生的正弦和余弦信號(hào)的角頻率。
讓輸入信號(hào)與本地NCO產(chǎn)生的正弦與余弦信號(hào)進(jìn)行相乘，即：
這里需要4個(gè)乘法器和2個(gè)加法器，由于對(duì)乘法器的速度要求較高，本系統(tǒng)調(diào)用了Virtex-II Pro開發(fā)板上FPGA芯片XC2VP30的硬核乘法器。將Iout和Qout進(jìn)行低通濾波就得到基帶信號(hào)。
對(duì)于低通濾波器的實(shí)現(xiàn)，STEL-2000A使用了積分清洗濾波器(Integrate and Dump Filter，ID)。本系統(tǒng)采用比較成熟且實(shí)現(xiàn)方便的級(jí)聯(lián)積分梳狀(CIC)濾波器來實(shí)現(xiàn)低通濾波的功能。該濾波器由加法器、反相器和延時(shí)器構(gòu)成，不需要乘法器，這比一般的FIR和IIR節(jié)省很多FPGA資源。實(shí)現(xiàn)框圖如圖4所示，fs為采樣頻率。本文引用地址：http://www.104case.com/article/191382.htm
系統(tǒng)中CIC濾波器參數(shù)的設(shè)置為：M=1，N=4，R=20。為了保證運(yùn)算不發(fā)生溢出，可以根據(jù)公式：
，計(jì)算出內(nèi)部需要的最大信號(hào)線寬度。在本系統(tǒng)中輸入信號(hào)線寬度B=3，則取BMAX=20。為減少后端匹配濾波器的運(yùn)算量，取CIC濾波器輸出的高三位近似。
CIC濾波器部分設(shè)計(jì)程序如下：
評(píng)論