基于多相濾波的數字接收機的FPGA實現

2 寬帶數字接收機的FPGA硬件實現
2．1 系統模塊實現
設計在Xilinx公司的XC4VSX55單片FPGA上實現，包括串并轉換模塊、多相濾波模塊、信號檢測模塊、數據選擇模塊、瞬時測頻模塊以及PDW形成模塊，如圖8所示。
(1)串／并轉換模塊主要功能是降低數據速率，進行并行處理，原始采樣速率為2 000 MSPS，分成D=16路并行數據，每路數據速率變為125 MSPS。
(2)多相濾波模塊的功能是實現高效的多相濾波結構。它由兩級乘法器、有限沖擊響應濾波器(FIR)和16點并行FFT組成。其中，第一級乘法系數隨著數據的先后次序，并按1，1，-1，-1的順序變化來改變相應數據的符號。FIR濾波器采用全并行結構設計，原型低通濾波器的性能見表1。將原型濾波器分成16路，每相濾波器16階。第二級乘法器為一復數乘法。16點全并行FFT，采用流水線結構，可以在一個時鐘節拍內完成FFT運算的功能。

(3)信號檢測模塊的功能是對某一信道是否有信號進行判斷。多相濾波出來的信號為復數，可以對其取模，利用幅度進行門限檢測，同時可以測量到達時間和脈沖寬度。由于濾波器的暫態特性，脈沖信號通過濾波器組會產生“兔耳效應”，為了消除兔耳效應以及噪聲的影響，在每個信道門限檢測的后面加了一個最小脈寬檢測電路，把兔耳效應和噪聲引起的窄脈沖剔除掉，如圖9所示。

(4)數據選擇模塊功能是將有信號信道的數據選出來，為后面的測頻做準備。不必在每個信道后面都接一個測頻模塊以減少后面的測頻模塊，節約芯片資源。
(5)瞬時測頻模塊功能是運用Rife算法估計檢測到信號的瞬時頻率，并消除鏡像信號的影響。根據門限檢測的到達時間，選取N點數據做FFT，左右各刪除N／4點，只取中間的N／2。對這N／2點做Rife插值，若最高譜線大于某固定值時，可以判斷該信道存在真實信號，否則為虛假信號。
(6)脈沖描述字形成模塊是將上述截獲的脈沖信號的到達時間、脈沖寬度和瞬時頻率的參數編碼信息用PDW的形式輸出。
2．2 仿真驗證
經過在ISE中編譯、綜合、布局布線得到FPGA資源使用報告如表2所示；數字信道化接收機實現參數如表3所示。

3 結語
將理論算法和FPGA實現結合起來，分析了數字信道化的原理，提出了一種基于多相濾波的信道化接收機與Rife瞬時測頻相結合的方法。這種方法實現了大帶寬的全概率接收，可以消除虛假信號，同時提高測頻精度。整個接收機在單片FPGA中實現，采用并行和流水線操作，可實現實時檢測，生成脈沖描述字(PDW)。在信道化接收機的數字化、軟件化和小型化發展方面具有重要的現實意義。