基于FPGA的語音存儲與回放系統設計

1 設計要求

　　設計并制作一個數字化語音存儲與回放系統，其示意圖如圖1所示。

圖1 數字化語音存儲與回放系統示意圖

　　(1)放大器1的增益為46dB，放大器2的增益為40dB，增益均可調；

　　(2)帶通濾波器：通帶為300Hz～3．4kHz；

　　(3)ADC：采樣頻率fs=8kHz，字長=8位；

　　(4)語音存儲時間≥10s；

　　(5)DAC：變換頻率fc=8kHz，字長=8位；

　　(6)回放語音質量良好。

　　不能使用單片語音專用芯片實現本系統。

　　2 數字化語音存儲與回放系統硬件電路

　　2．1 放大器1即音頻信號放大電路

　　音頻信號放大電路如圖2所示。第一級放大(-4．7)倍。IRD120實現自動增益控制，當開關打到1的位置是增益自動控制，當開關打到2的位置是手動控制。增益自動、手動控制是利用場效應管工作在可變電阻區，漏源電阻受柵源電壓控制的特性。第二級放大(+101)倍。第三級放大倍數可調，最大(-20)倍，保證ADC0809滿量程轉換。

圖2 音頻信號放大電路

　　2．2 帶通濾波器

　　帶通濾波器如圖3所示。實測帶通300～3300Hz。保證語音信號不失真地通過濾波器，濾除帶外的低頻信號和高次諧波。

圖3 帶通濾波器