基于FPGA的部分響應(yīng)CPM信號解調(diào)器的設(shè)計

　　仿真中選擇二進(jìn)制，關(guān)聯(lián)長度L 取2，升余弦脈沖的調(diào)制方式。仿真中波特率為5 MHz, 采用8 倍采樣，系統(tǒng)時鐘為120 MHz。假設(shè)輸入到調(diào)制器的雙極性比特流為{ } n b ：1,1,1,-1,1,1,-1,-1,1,1,1,-1,1,1,-1,1……分支度量仿真結(jié)果如圖3 所示。

圖3 分支度量仿真結(jié)果

　　加比選模塊仿真結(jié)果如圖4 所示。

圖4 加比選模塊仿真結(jié)果

　　幸存路徑存儲和判決輸出模塊仿真結(jié)果如圖5 所示。

圖5 幸存路徑存儲和判決輸出模塊仿真結(jié)果

　　譯碼碼字：1,1,1,-1,1,1,-1,-1,1,1,1,-1,1,1,-1,1……當(dāng)調(diào)制信號不加高斯白噪聲時，實現(xiàn)了誤碼率為0 的解調(diào)。仿真結(jié)果表明這里所設(shè)計的性能達(dá)到設(shè)計的要求。

　　4 結(jié)語

　　文中主要設(shè)計了該二進(jìn)制2RC CPM 信號基于FPGA 的解調(diào)器。該方法針對Viterb 譯碼方法，提出了一種新的防止路徑度量值溢出方法。該設(shè)計的優(yōu)點是：幸存路徑存儲器中存入的只是路徑信息，不需要存儲路徑度量值，節(jié)省了存儲空間；當(dāng)譯碼輸出時只需要讀出最大路徑度量值的狀態(tài)所對應(yīng)的幸存路徑存儲單元的最低位狀態(tài)值，提高了譯碼速度。該方法有效地防止路徑度量值溢出。