一種基于FPGA核系統的智能429-422信號轉換模塊的設

2．2 NiosIICPU的配置
需要將自定制外設集成進嵌入式系統。本設計所使用的FPGA是Altera公司的EP2C35，可在Altera公司推出的開發軟件Quartus II里對NiosⅡCPU進行配置。操作步驟為：在System contents中新建一個組件，在彈出的Component Editor窗口中的HDL Files欄中導入用戶設計好的422接口控制邏輯設計的verilog文件；Signals一欄中，Component Editor已自動解析出導入的verilog文件所包含的端口Name，但用戶還需對端口的類型進行指定，串行總線方向的端口須指定為export(相對于Avalon Slave端口而言)類型，Avalon總線方向的端口分別指定為標準的address、write、read、writedata、readdata等信號，如圖5所示。

設置完成后的自定制器件出現在Custom Devices中，可以將自定制的器件加入到Nios Ⅱ系統中，由Nios Ⅱ系統為其自動批定內存地址等資源。編譯無誤后即可完成NiosII CPU的設置。

3 軟件設計
Nios II嵌入式系統使用Altera公司提供的開發環境Nios Ⅱ IDE，Nios II IDE使用標準的C／C++語言作為編程語言，因此開發入門門檻不高。軟件設計時，除了包含指定的system．h，alt_main．h等頭文件，用戶應針對被集成進入系統的自定制器件編寫相應的頭件，即將Al-tera提供的基本命令重新封裝成用戶自定義的軟件命令，以使用戶的程序更加直觀、更具有可讀性。

軟件流程圖如圖6示。在每次上電復位后，智能模塊應對整個系統進行重新初始化，包括外設控制字的配置以及緩存初始化等工作。初始化完成后，應首先檢查有無接收請求，如有請求，則開始接收、轉換數據，并寫入發送緩存，然后再判斷一次有無接收請求，如無，才轉入發送流程。發送完一次數據后，再次檢查接收請求。這種做法提高了數據接收事件的優先權，可以保證接收數據不丟失。

4 結束語
基于NIOSⅡ軟核系統的智能429-422信號轉換模塊采用了智能化的設計技術，對比于非智能信號轉換模塊，具有零系統資源占用、可配置性強、轉換速度快等特點，同時由于無須開發驅動軟件，因而明顯縮短了研發周期，在工業控制等計算機系統中將會有廣泛的應用。