CPLD在DSP系統中的應用設計

摘 要： 以Altera公司MAX7000系列為代表，介紹了CPLD在DSP系統中的應用實例。該方案具有一定的普遍適用性。
關鍵詞： RESET BOOT HPI CPLD的延時 時序

DSP的速度較快，要求譯碼的速度也必須較快。利用小規模邏輯器件譯碼的方式已不能滿足DSP系統的要求。同時，DSP系統中經常需要外部快速部件的配合，這些部件往往是專門的電路，可由可編程器件實現。 CPLD的時序嚴格、速度較快、可編程性好，非常適合于實現譯碼和專門電路。本文以MAX7000系列為例，具體介紹其在 以 TI公司的 TMS320C6202 為平臺的網絡攝像機系統中的應用。
1 CPLD在DSP系統中的功能介紹
1.1 DSP系統簡介
本文所論述的編碼器系統是基于DSP的MPEG-4壓縮編碼器的，主要由前端視頻采集、數據預處理以及MPEG-4視頻壓縮編碼三部分組成。基于DSP的MPEG-4編解碼器由于其所選用的DSP運算能力強、編程靈活，且實現不同的圖像編碼算法時只需對DSP內部的程序進行改寫便可實現諸如MPEG、H.263等多種圖像編碼，因而具有良好的應用情景。CPLD芯片對整個編碼器起著邏輯控制作用，系統結構如圖1所示。

1.2 CPLD在系統中的功能要求
1.2.1產生復位信號
系統上電時，CPLD產生復位信號，使整個系統中的FPGA和DSP模塊復位，進入初始狀態；系統上電后，數據采集模塊自動啟動。
系統內共使用三種電源：5V、3.3V、1.8V。其中，5V電源由供電電源接入，3.3V、1.8V電源由TPS56300（TI產品）提供。采用TPS3307（TI產品）為系統提供電源管理，該芯片可同時管理三種電源。當監測到電源電壓低于一定值時，產生復位信號。TPS3307在其自身電源電壓大于1V的情況下即可以輸出復位信號。