基于FPGA的漢明距離電路的實現

摘要：FPGA既具有門陣列的高邏輯密度和高可靠性，又具有可編程邏輯器件的用戶可編程性，可以減少系統的設計和維護風險，降低產品成本，縮短設計周期。文中給出了利用FPGA設計漢明距離的計算電路，同時給出與通過有效的芯片資源配置，恰當地選擇存儲器的總容量與加法器總數，來使整個系統的資源利用率達到最佳的實現方法。
關鍵詞：數字技術；FPGA；漢明距離；芯片資源

當今時代已經成為信息化時代，而信息的數字化也越來越為研究人員所重視。數字化技術已經引發了一場范圍廣泛的產業革命，各種家用電器設備，信息處理設備都將向著數字化的方向變化。如數字電視、數字廣播、數字電影、DVD等等，同時現在的通信網絡也向著數字化的方向發展。隨著數字化的發展，數字集成電路也得到了廣泛應用。20世紀80年代中期，Altera和Xilinx分別推出了類似于PAL結構的擴展型CPLD和與標準門陣列類似的FPGA，它們都具有體系結構和邏輯單元比較靈活、集成度高以及適用范圍廣等特點。同時，這兩種器件也兼容了PLD和通用門陣列的優點，可實現較大規模的電路編程同時也很靈活。
漢明距離在信息論中的定義是兩個等長字符串之間的漢明距離，也就是兩個字符串對應位置的不同字符的個數。例如：*1011101與1001 001之間的漢明距離就是2；*2143896與2233796之間的漢明距離為3；*“toned”與“roses”之間的漢明距離為3。
在通信中，累計定長二進制字中發生翻轉的錯誤數據位通常也被稱為信號距離。事實上，漢明重量分析在包括信息論、編碼理論、密碼學等領域都有應用。

1 硬件設計
在擴頻通信和數字突發通信系統中，接收機進行的數字相關檢測或獨特碼檢測，實際上就是本地一組確定序列的一位二進制數，接收機將接收到的數據連續不斷的送入N位移位寄存器中，這樣，任一瞬間移位寄存器中的內容即為一串二進制碼，移位寄存器的輸出作為ROM的地址輸入，這樣，經查找表運算后，ROM就可輸出所需的數據，并將所得數據送入漢明計算電路以得到漢明距離，再經過門限判決輸入的漢明距離。其漢明距離的計算電路框圖如圖1所示。

1．1 8位并入串出移位寄存器
圖2是本系統中的并入串出移位寄存器電路圖。圖2中，當移位／置入控制端()為低時，并行數據(A—H)被置入寄存器；而當為高電平時，并行置數功能被禁止。當CLK和CLK INK有一個為低電平且為高電平時，另一個時鐘則可以輸入；當CLK和CLK INK有一個為高電平時，另一個時鐘被禁止：而只有在CLK為高電平時，CLK INK才可變為高電平。