基于FPGA控制VGA顯示的多通道數字示波器的設計
加入技術交流群
3．3 存儲程序
存儲模塊分RAM存儲和FLASH存儲RAM存儲使用一個雙口RAM，寫和讀分開，波形數據滿足觸發條件時送進RAM，存儲了1 024個點，其中前560組送住VGA顯示。
FLASH存儲完成掉電不丟失的存儲目的。20世紀使用開發板上的一塊型號為AM29LV160DB的FLASH存儲器，當按下存儲健后，FLASH把RAM中的數據寫到FLASH中，根據資料中的讀寫時序圖，使用狀態機實現這個過程，當按下回顯的按鍵時將FLASH中的數據讀回圖像顯示RAM，再顯示出來。
3．4 鍵盤程序
鍵盤采用4×4矩陣鍵盤，使用FPGA進行掃描控制，實現人機交互。
鍵盤子程序主要包括數字通道、模擬通道、混合通道、存儲、回放、波形左移、波形右移、垂直靈敏度檔位設置，掃描速度檔位設置等功能與按鍵的對應。
3．4．1 顯示分辨率分析
垂直方向劃分為10 div，設置3檔垂直靈敏度：1 000 mV／div，100 mV／div和10 V／div，即每div可代表1 000 mV，100 mV和10 mV。
A／D轉換模塊的模擬信號輸入端的輸入信號電壓為0～2 V，當示波器滿刻度顯示時，被測信號的幅度將分別為：V11=1 V／div×10 div=10 V，V12=0．1 V／div×10 div=1 V，V13=10 mv／div×10 div=100 mV。A／D轉換器的滿刻度輸入值為Vmax=2 V，程控放大器電路的增益AN=Vmax／VIn，其中N=1，2，3，對應于3檔不同垂直靈敏度的增益分別為：A1=2／10=0．2；A2=2／1=2；A3=2／0．1=20。
A／D轉換器的滿刻度輸入值為Vmax=5 V10 V，將AD采樣的值和數字信號的值據當前檔位進行計數存儲，即1μs／div時每10個點保存一個，1 ms，／div時每10 000個點保存一個，1 s／div時每采樣10 000 000個點保存一個。
3．4．2 掃描速率分析
A／D的轉換速率取決于被測信號的頻率范圍，或DSO對掃描速度的要求，設計掃描速度含1 ms／div，1μs，／div，1 s／div三檔，通過FPGA內部建立分頻電路實現了最高采樣率16 MS／s，每10倍頻步進，共六檔，增加了該示波器的實用性。水平顯示分辨率為64點／div，以保證顯示波形清晰穩定。
3．5 VGA顯示部分
VGA顯示模塊使用雙緩沖機制，軟核MicroBlaze通過讀寫顯存來控制VGA顯示。VGA顯示可顯示3種顏色，利用了SOPC的優勢。GRAM位寬32b，大大提高了FPGA刷屏的速度。vga_dn與GRAM對內嵌的MCU設計成為BlackBox，MCU只需向相應地址發送合適數據即可顯示想要的波形。本設計主要實現了的顯示為：底色，漢字，示波器的顯示框，波形數據。通過取字摸的方式，可在顯示屏上顯示中文信息。當部分的數據進行綜合時，這幾部分的數據各自有不同的優先級，當多部分重疊時，根據優先級顯示出來。
4 總體效果
圖3為同時顯示2個數字通道和1個模擬通道的界面，通道1(CH1)為模擬通道，通道2(CH2)和通道3(CH3)為數字通道，輸入信號為一正弦波，峰一峰值為1．2 V，通道2，設定輸入信號信號電壓大于0為高電平，反之為低電平，故通道2為占空比為50％的矩形波。通道3設定輸入信號大于3．3 V為高電平，反之為低電平，故在本圖上通道3為占空比約為25％的矩形波。由圖可知觀察值與計算值相符。本文引用地址：http://www.104case.com/article/191068.htm
5 結語
設計實現了一款基于FPGA的VGA顯示的多通道數字存儲示波器。FPGA的高速性比其他控制芯片更適合于高速數據的采集和處理，另外FPGA內部存儲模塊在完成輸入信號的量化存儲速度上有著外接RAM無法比擬的優勢。通過測試，設計系統比較好地完成了各項設計要求。
評論