DM642和CPLD外部中斷的寄存器式鍵盤設計
加入技術交流群
2 外部中斷的寄存器式鍵盤
2．1 系統總體結構
鍵盤系統中CPLD選用EPM7128AET芯片，能提供多路輸入／輸出引腳，輸出邏輯電平為3．3 V，輸入邏輯電平兼容3．3 V和5 V兩種，共100個輸入／輸出引腳。CPLD在邏輯控制和時序控制方面具有很多優勢，它的內部擁有大量的邏輯門，可以在軟件環境中巧妙地利用這些門電路，對輸入引腳信號進行各種邏輯組合設計，將邏輯組合信號再提供給輸出引腳。CPLD器件內部還提供了大量標準的邏輯電路模塊，如譯碼電路、地址鎖存電路等，這些電路模塊代替了傳統電路中需要的譯碼芯片、地址鎖存芯片等，不僅為電路板設計節省空間，而且使電路設計流程更加靈活和方便。DSP選用TMS320DM642芯片，為了擴展DM642的GPIO輸入／輸出引腳而設計成16按鍵的鍵盤，CPLD需使用DM642的低8位數據總線D[7：0]、地址總線EA[10：3]、EA22和讀寫控制信號線，CPLD才能在內部產生所需的擴展寄存器。CPLD豐富的輸入／輸出引腳和大量的邏輯門管理鍵盤系統中的芯片邏輯。如圖3所示，按鍵的16個輸入端接地，輸出端KEY[1：16]與CPLD芯片的輸人引腳I[1：16]連接，輸出端接上拉電阻，DM642的低8位數據總線D[7：0]、地址總線EA[10：3]及EA22與CPLD器件的輸入／輸出引腳I／O[1：18]連接，DM642的RE和WE信號是寄存器擴展用的讀／寫使能信號，空間片選信號CE1和地址信號EA22作為寄存器端口片選信號，把按鍵狀態讀端口映射到DM642的CE1空間。當有按鍵按下時，產生一個上升沿脈沖觸發信號，該信號可以認為是一個外部中斷事件，那么可以通過DM642的外部中斷EXINT4響應該中斷事件，而在DM642內部EXINT4可以映射為中斷INT4，DM642在INT4對應的中斷函數中通過數據地址總線讀取按鍵的鍵值并進行分析。在程序層面，該按鍵的觸發信號和程序中INT4的中斷服務函數相對應，同時INT4的中斷服務函數與中斷向量表中的中斷編號聯系起來。本文引用地址：http://www.104case.com/article/191054.htm
CPLD芯片內部擴展按鍵狀態的16位輸入端口控制寄存器邏輯圖如圖4所示，DM642通過操作寄存器讀端口實現讀取按鍵的鍵值并進行分析。在圖4中，DM642的空間片選信號CE1和地址信號EA22作為寄存器端口片選信號，當CE1信號低電平有效時，與鍵盤狀態有關的寄存器地址被映射到CE1空間，地址線EA22在映射關系中低電平有效。CE1空間地址有效范圍為0x90000000～0x9FFFFFFF，按鍵KEY1～KEY8的寄存器端口地址為0x90080019，KEY9～KEY16的寄存器端口地址為0x9008001A。KEYCS[2：1]為輸入端口的片選信號線，兩路輸入片選信號分別對應I[1：8]和I[9：16]輸入引腳。芯片74138是CPLD內部提供的一種譯碼器，芯片74373是CPLD內部提供的一種地址鎖存器，用于鎖存按鍵按下時的電平狀態。
評論