基于FPGA的DDS+DPLL跳頻信號源設(shè)計(jì)

摘要：針對跳頻通信系統(tǒng)有固有噪聲的特點(diǎn)，結(jié)合DDS+DPLL高分辨率、高頻率捷變速度的優(yōu)點(diǎn)，并采用Altera公司的Quartus-Ⅱ_10．1軟件進(jìn)行設(shè)計(jì)綜合，提出了一種新型的跳頻信號源。結(jié)果表明，該設(shè)計(jì)中DPLL時(shí)鐘可達(dá)到120 MHz，性能較高，而僅使用了30個(gè)LUT和18個(gè)觸發(fā)器，占用資源很少。
關(guān)鍵詞：數(shù)字鑒相器；濾波器；數(shù)控振蕩器；DPLL

0 引言

軍事通信中，常采用跳頻技術(shù)來實(shí)現(xiàn)通信信息的保密和抗干擾，尤其是應(yīng)用在通信系統(tǒng)中抗跟蹤式干擾方面，它是電子對抗中非常重要的一個(gè)研究課題。

最初的頻率綜合器全由模擬電路實(shí)現(xiàn)，由于模擬電路存在溫度漂移、電網(wǎng)電壓等缺點(diǎn)，給系統(tǒng)的同步帶來困難。隨著大規(guī)模、超大規(guī)模數(shù)字集成電路的發(fā)展，在部分應(yīng)用領(lǐng)域，數(shù)字頻率綜合器逐漸取代了模擬頻率綜合器。近年來隨著FPGA和CPLD技術(shù)的迅猛發(fā)展，數(shù)字頻率綜合器的實(shí)現(xiàn)方式和工作速度都到了本質(zhì)的改進(jìn)和提高，可以說數(shù)字頻率綜合器是隨著FPGA的發(fā)展而發(fā)展起來的。

1 各個(gè)功能模塊的組成原理與實(shí)現(xiàn)

1．1 數(shù)字鑒相器

在數(shù)字鑒相器(異或門鑒相器)中，首先將輸入信號與本地估算信號進(jìn)行比較(其中，輸入clock_in基準(zhǔn)頻率與clk2反饋回來的頻率相同，只存在相位差)，從而得到一個(gè)表明相位誤差的脈沖輸出，實(shí)際上就是一個(gè)異或門。系統(tǒng)框圖如圖1所示，仿真結(jié)果如圖2所示。

從仿真波形中可以看出：當(dāng)系統(tǒng)對頻率進(jìn)行鎖定的過程中，使可變模計(jì)數(shù)器產(chǎn)生增脈沖(carry)和減脈沖(borrow)信號，鑒相器輸出(xor _out)的是一個(gè)逐漸趨于占空比為50％的方波，從而使輸入基準(zhǔn)頻率與反饋頻率鎖定在一個(gè)固定的相位上。

1．2 徘徊濾波器

徘徊濾波器的作用是平滑鑒相器帶來的相位抖動，選用雙向計(jì)數(shù)器來實(shí)現(xiàn)該功能，其RTL系統(tǒng)構(gòu)架如圖3所示。在PLL工作過程中，環(huán)路鎖定時(shí)，異或門鑒相器的輸出XOR_OUT是一個(gè)占空比為50％的方波。因?yàn)樵贒PLL的基本結(jié)構(gòu)中，K變模可逆計(jì)數(shù)器始終起作用。因此當(dāng)環(huán)路鎖定后，如果模數(shù)K取值較小，K變模可逆計(jì)數(shù)器會頻繁地周期性輸出進(jìn)位脈沖信號CARRY和借位脈沖信號BORROW，從而在脈沖加減電路中產(chǎn)生周期性的脈沖加入和扣除動作，這樣就在脈沖加減電路的輸出信號XOR_OUT中產(chǎn)生了周期性的誤差，稱為“紋波”；如果模數(shù)K取值足夠大(對于異或門鑒相器，K應(yīng)大于M／4)，則這種“紋波”誤差通過除N計(jì)數(shù)器后，可以減少到N個(gè)周期出現(xiàn)一次。也就是說K變模可逆計(jì)數(shù)器的進(jìn)位脈沖信號CARRY和借位脈沖信號BORROW的周期是N個(gè)參考時(shí)鐘周期。只有當(dāng)本地枯算信號與輸入信號的相位誤差在同一極性持續(xù)增加時(shí)，計(jì)數(shù)器會朝一個(gè)方向計(jì)數(shù)，直到有進(jìn)位或借位脈沖輸出。該脈沖即是數(shù)控振蕩器的控制信號，用以控制數(shù)控振蕩器輸出的本地估算脈沖的頻率與相位。由此可見，由于徘徊濾波器的作用，使得鎖相環(huán)只有在本地估算信號與輸入數(shù)字的相位有一定的誤差時(shí)，才進(jìn)行調(diào)整，以達(dá)到平滑噪聲干擾帶來的相位抖動的目的。

若系統(tǒng)失鎖，如圖4所示，則異或門鑒相器(xor_out)輸出的不是一個(gè)占空比固定的周期信號。從而使反饋的信號(clock_back)無法跟蹤輸入的基準(zhǔn)信號(clock_in)，即無法形成一個(gè)固定的相位差。