基于ARM與FPGA的可重構設計

　　3重構控制器設計

　　3.1硬件系統組成

　　其主要功能是控制按照用戶不同需求控制調用不同的方案配置目標可編程器件。它主要包括ARM處理器、FPGA、FLASH存儲器和對外總線接口，各功能部件主要功能如下：

　　(1)ARM處理器選用AT91FR40162S，其主要功能是控制模擬JTAG接口的FPGA讀取FLASH存儲器中的重構方案，實現在系統配置；

　(2)FPGA協處理器選用Xilinx公司SPARTEN3AN系列的XC3S700AN-FGG484，是基于非易失性存儲的FPGA，自身帶有PROM，它作為外部總線和ARM控制器之間的雙端口，主要功能是模擬JTAG接口實現TAP控制器時序，完成配置方案數據的并串轉換并輸出至外部總線；

　　(3)FLASH存儲器容量為32M×16 b，用于處理器的上電引導、存放多種重構配置方案。由于要求的存儲容量較大，采用SPANSION公司S29GL512P(32M×16 b)的存儲空間，訪問速度為110 ns，可以達到25 ns快速頁存取和相應的90 ns隨機存取時間，FBGA封裝；

　　(4)外部總線接口，可采用1路RS 232驅動接收器，實現和外部通信的接口；

　　(5)測試線TCK，TMS，TDI和TDO，是重構控制器向目標可編程器件提供所需的JTAG TAP激勵，分別控制目標多個FPGA的重構配置和反饋重構信息。

　　3.2重構控制器工作原理

　　ARM執行的初始化工作包括程序更新加載運行，FPGA參數設定等；FPGA設定內部寄存器和邏輯狀態的初始值、內部緩沖區數據清零等。

　　重構控制器示意圖如圖4所示。圖中ARM處理器一方面通過ARM總線讀取外部FLASH中的配置方案，對其進行并串轉化操作，將其存儲到 FLASH存儲器中；另一方面重構控制器中模擬TAP控制器的FPGA，從ARM內置的FLASH存儲器中讀取配置文件，并執行ARM處理器發出的指令解譯該文件，重構控制器解釋二進制文件方法如下：在ARM處理器的控制下，從裝載配置文件的FLASH中讀出一個字節，判斷是哪條JTAG指令，然后根據指令的格式作具體的處理，產生TCK，TMS，TDI和TDO信號，作為目標可編程器件的JTAG接口激勵，與目標可編程器件的JTAG口串聯成菊花鏈，在 ARM處理器的控制下，對目標可編程器件進行在系統編程。被重構的FPGA由支持局部動態重構的Xilinx公司的Virtex-4系列FPGA來實現。

　　4 結 語

　　本文介紹的重構控制器既具有ARM微控制器所擁有的高速處理器核、體積小、集成度高、運算速度快、存儲器容量大、功耗低等特點，又具有FPGA 強大的并行計算能力和方便靈活的動態可重構性，使硬件信息(可編程器件的配置信息)像軟件程序一樣被動態調用或修改。對于特定的目標FPGA芯片，在一定控制邏輯的驅動下，對芯片的全部或部分邏輯資源重新進行動態配置，從而實現硬件的時分復用，靈活快速地改變系統功能，節省邏輯資源，滿足大規模應用需求。