基于FPGA的LVDS接口應用
加入技術交流群
2．2 AltlvdS_tx時鐘模式
Altlvds模塊內部有一個PLL，可以得到所需要的輸出數據時鐘，在圖1中可以看到選項Use External PLL，當選擇此項時，表示使用外部時鐘，則需要在FPGA中重新做一個PLL，并將輸出時鐘和LVDS模塊進行相應的連接。
當使用內部PLL時，如圖2所示，What is the phase alignment of‘tx_in’with respect to the rising edgeof‘tx_inclock’?(in degrees)即可以調節tx_in輸入數據和tx_inclock輸入時鐘的相位偏移，而Register‘tx_in’input port using選項表示輸入數據是用輸入時鐘tx_inclock控制還是用核時鐘tx_coreclock控制，默認的是核時鐘，而當使用tx_inclock時鐘緩存輸入數據時，可能會提示建立時間的問題，而對高速時鐘來說，使用核時鐘緩存時，會用最優的相位位置來緩存數據。本文引用地址：http://www.104case.com/article/190723.htm
如圖4所示，發送器設置界面中What is the phasealignment of‘tx_outclock’with respect to‘tx_out’?選項可以設置輸出數據和輸出時鐘的相位關系。當選擇‘tx_coreclock’輸出時可選擇核時鐘的時鐘源What isthe clock resource used for‘tx_coreclock’?可選擇Global Clock全局時鐘或Regional Clock區域時鐘，默認的是Auto Selection．，由編譯時自動選擇。
當使用外部時鐘時，即在圖1中選擇Use ExternalPLL，此時新建一個PLL來提供時鐘源，這時LVDS模塊只能設置輸出數據與時鐘的相位關系，其余選項不可設置。
3 Altlvds_tx模塊在DAC系統中的應用實驗
3．1 系統硬件設計
DAC系統原理框圖如圖5所示。
系統中DSP使用TigerSHARC處理器TS101，FPGA采用Aitera公司的StratixII系列EP2S90F1020C3，DAC芯片采用ADI公司的AD9735。
AD9735為12 bit數模轉換器，可以提供高達1 200 MS·s-1的采樣速率，且設有一個SPI端口，可以對D／A內部參數進行設置，并回讀狀態寄存器。
系統中由DSP將處理好的數據發送至FPGA，在FPGA內部先由雙口RAM進行緩存，然后將讀出的數據送至LVDS_TX模塊，輸出LVDS數據和數據時鐘到AD9735。實驗中數據率為640 Mbit·s-1，并且提供640 MHz的系統時鐘給AD9735。由于接口時鐘速率提高，傳統系統同步方式的數據接口電路難以實現，則采用源同步的方式更加可行，要求時鐘伴隨數據輸出，AD9735的數據輸入接口就是按照源同步的模式設計，它要求保證時鐘與數據的邊沿對齊，即需要輸入數據隨路時鐘與數據采用同樣的機理產生。所以通過LVDS_TX模塊產生所需的數據和640 MHz時鐘送至AD9735。
3．2 系統軟件設計
在FPGA中使用全局時鐘100 MHz通過PLL產生160 MHz時鐘來控制雙口RAM的寫地址計數器時鐘，并作為LVDS_TX模塊外部時鐘PLL的輸入時鐘。如圖6所示，DSP送來的24位波形數據，低12位為I路數據，高12位為Q路數據送至雙口RAM，由DSP的60 MHz時鐘寫入，用LVDS模塊的外部PLL產生的核時鐘做讀數時鐘，一次讀出96位，即4個點的數據。其中Rearrange模塊功能為實現數據位重新排列，為后面的LVDS_TX模塊數據做準備(如圖3所示)，使最終輸出數據能夠保證正確的數據順序。
fpga相關文章:fpga是什么
評論