YUV分離的兩種FPGA實(shí)現(xiàn)

4 性能分析
4．1 操作時(shí)間
前面已經(jīng)敘述過基于面積實(shí)現(xiàn)方式，完成一行視頻數(shù)據(jù)的YUV分離輸出需要1 408+704個(gè)CLK，而由于需要充分利用行消隱期來完成數(shù)據(jù)的分離輸出，因此FPGA與SDRAM之間的頻率必須滿足一定的差異，這就使得該方式不能獲得較高的系統(tǒng)最高工作頻率。假設(shè)FPGA的工作頻率為48 MHz，SDRAM的工作頻率為100 MHz，那么實(shí)際完成一行視頻數(shù)據(jù)的分離傳輸需要的時(shí)間為1 408×10-8+704×(1／48 000 000)，而基于速度的實(shí)現(xiàn)方式，由于采用了兩片雙口RAM，因此可以在同一緩沖周期分別進(jìn)行讀／寫操作，而下一緩沖周期兩片雙口RAM的操作方式切換，進(jìn)而完成了數(shù)據(jù)的無縫緩存與處理，利用流水線的方式使YUV分離數(shù)據(jù)的輸出速度得到了很大的提高，并且使得該模塊的系統(tǒng)最高工作頻率得到了很大的提高。完成一行視頻數(shù)據(jù)的分離輸出需要的CLK個(gè)數(shù)為1 408+316+704個(gè)。假設(shè)該模塊的工作頻率為100 MHz，那么實(shí)際完成一行分離數(shù)據(jù)輸出所需的時(shí)間為(1 408+316+704)×10-8，通過對(duì)比可以發(fā)現(xiàn)，基于速度的實(shí)現(xiàn)使得系統(tǒng)可以在較高工作頻率下運(yùn)行，利用流水操作，進(jìn)而實(shí)現(xiàn)了速度上的提升。
4．2 硬件資源
由上述可知，基于面積的實(shí)現(xiàn)方式只用到了一片雙口RAM，而基于速度的實(shí)現(xiàn)方式用到了兩片雙口RAM，且用到了一個(gè)二選一多路選擇器，同時(shí)后者的控制信號(hào)明顯多于前者，不僅增加了寄存器開銷，同時(shí)也增加了輸入／輸出端口的數(shù)量。通過對(duì)比可以發(fā)現(xiàn)，前者在面積上比后者確實(shí)有了較大優(yōu)勢(shì)。表1為2種實(shí)現(xiàn)方式的資源消耗列表。

5 結(jié)語
本文提出了YUV分離的兩種FPGA實(shí)現(xiàn)方法，基于面積的實(shí)現(xiàn)利用了一片雙口RAM，而基于速度的實(shí)現(xiàn)方式利用了兩片雙口RAM。通過對(duì)比發(fā)現(xiàn)，前者在消耗資源上獲得了較大的改進(jìn)，對(duì)整個(gè)系統(tǒng)的集成化有重大作用；而后者采用了兩片雙端口RAM的乒乓操作流水，實(shí)現(xiàn)了視頻數(shù)據(jù)的輸出，對(duì)提高整個(gè)系統(tǒng)的實(shí)時(shí)性意義重大。無論從面積還是速度為出發(fā)點(diǎn)，二種方案對(duì)整個(gè)系統(tǒng)性能的提高都意義重大。