Altera Cyclone IV GX系列FPGA開發方案

Altera 公司的Cyclone IV 系列FPGA包括兩個系列:Cyclone IV E和Cyclone IV GX,具有低成本、低功耗的FPGA 架構,6 K 到150 K 的邏輯單元,高達6.3 Mb 的嵌入式存儲器,小于1.5 W 的總功耗;Cyclone IV GX 器件提供高達八個3.125 Gbps高速收發器,用于大批量，成本敏感的應用如無線、有線、廣播、工業，用戶以及通信等行業.本文介紹了Cyclone IV 器件系列主要特性,收發器通道框圖以及Cyclone IV GX FPGA開發套件主要特性,框圖,電路圖和材料清單.

Altera 新的Cyclonereg;IV 系列 FPGA 器件鞏固了Cyclone 系列在低成本、低功耗FPGA市場的領導地位，并且目前提供集成收發器功能的型號。Cyclone IV 器件旨在用于大批量，成本敏感的應用，使系統設計師在降低成本的同時又能夠滿足不斷增長的帶寬要求。

Cyclone IV 器件系列是建立在一個優化的低功耗工藝基礎之上，并提供以下兩種型
號：

■ Cyclone IV E— 最低的功耗，通過最低的成本實現較高的功能性

■ Cyclone IV GX— 最低的功耗，集成了3.125 Gbps 收發器的最低成本的FPGA

Cyclone IV 器件集成了一個可選擇的低成本收發器，在未影響性能的情況下，節省了功耗及成本。針對無線、有線、廣播、工業，用戶以及通信等行業中的低成本的小型應用，Cyclone IV 器件無疑是最理想的選擇。

Cyclone IV 器件系列主要特性:

■ 低成本、低功耗的FPGA 架構：

■ 6 K 到150 K 的邏輯單元

■ 高達6.3 Mb 的嵌入式存儲器

■ 高達360 個18 × 18 乘法器，實現DSP 處理密集型應用

■ 協議橋接應用，實現小于1.5 W 的總功耗

■ Cyclone IV GX 器件提供高達八個高速收發器以支持：

■ 高達3.125 Gbps 的數據速率

■ 8B/10B 編碼器/ 解碼器

■ 8-bit 或者10-bit 位物理介質附加子層(PMA) 到物理編碼子層(PCS) 接口

■ 字節串化器/ 解串器(SERDES)

■ 字對齊器

■ 速率匹配FIFO

■ 公共無線電接口(CPRI) 的TX 位滑塊

■ 電路空閑

■ 動態通道重配置以實現數據速率及協議的即時修改

■ 靜態均衡及預加重以實現最佳的信號完整性

■ 每通道150 mW 的功耗

■ 靈活的時鐘結構以支持單一收發器模塊中的多種協議

■ Cyclone IV GX 器件對PCI Express (PIPE)(PCIe)Gen 1 提供了專用的硬核IP：

■ ×1,×2, 和×4 通道配置

■ 終點和根端口配置

■ 高達256-byte 的有效負載

■ 一個虛擬通道

■ 2 KB 重試緩存

■ 4 KB 接收(Rx) 緩存

■ Cyclone IV GX 器件提供多種協議支持：

■ PCIe (PIPE) Gen 1×1,×2, 和×4 (2.5 Gbps)

■ 千兆以太網(1.25 Gbps)

■ CPRI ( 高達3.072 Gbps)

■ XAUI (3.125 Gbps)

■ 三倍速率串行數字接口(SDI）( 高達2.97 Gbps)

■ 串行RapidIO(3.125 Gbps)

■ Basic 模式( 高達3.125 Gbps)

■ V-by-One( 高達3.0 Gbps)

■ DisplayPort(2.7 Gbps)

■ 串行高級技術附件(Serial Advanced Technology Attachment (SATA))( 高達3.0 Gbps)

■ OBSAI( 高達3.072 Gbps)

■ 高達532 個用戶I/O

■ 高達840 Mbps 發送器(Tx), 875 Mbps Rx 的LVDS 接口

■ 支持高達200 MHz 的DDR2 SDRAM 接口

■ 支持高達167 MHz 的QDRII SRAM 和DDR SDRAM

■ 每器件中高達8 個鎖相環(PLLs)

■ 支持商業與工業溫度等級

Cyclone IV 器件系列體系結構

這一部分介紹了Cyclone IV 器件的體系結構，其中包括以下幾方面內容：

■ FPGA 核心架構

■ I/O 特性

■ 時鐘管理

■ 外部存儲器接口

■ 配置

■ 高速收發器( 僅適用于Cyclone IV GX 器件)

■ PCI Express 的硬核IP( 僅適用于Cyclone IV GX 器件)

FPGA 核心架構

Cyclone IV 器件采用了與成功的Cyclone 系列器件相同的核心架構。這一架構包括由四輸入查找表(LUTs) 構成的LE, 存儲器模塊以及乘法器。

每一個Cyclone IV 器件的M9K 存儲器模塊都具有9 Kbit 的嵌入式SRAM 存儲器。您可以把M9K 模塊配置成單端口、簡單雙端口、真雙端口RAM 以及FIFO 緩沖器或者ROM，通過配置也可以實現表1-7 中的數據寬度。

Cyclone IV 器件中的乘法器體系結構與現有的Cyclone 系列器件是相同的。嵌入式乘法器模塊可以在單一模塊中實現一個18 × 18 或兩個 9 × 9 乘法器。Altera 針對乘法器模塊的使用提供了一整套的DSP IP，其中包括有限脈沖響應(FIR)， 快速傅里葉變換(FFT) 和數字控制震蕩器(NCO) 功能。Quartusreg;II 設計軟件中的DSP Builder 工具集成了MathWorks Simulink 與MATLAB 設計環境，從而實現了一體化的DSP 設計流程。

圖1.Cyclone IV GX 器件的收發器通道框圖