CCD系統下基于FPGA的PCI圖像采集卡設計與實現
加入技術交流群
2 PCI圖像采集卡回放系統硬件設計
為了提高數據傳輸的可靠性，降低串擾、輻射等在高速傳輸數據中常見的問題，PCI圖像采集卡采用INDS(低壓差分信號技術)進行圖像數據的接收和控制數據的發送。在實際應用中，我們選擇了國家半導體的DS92LV16芯片作為接收和發送數據芯片。功能框圖如圖2所示。本文引用地址：http://www.104case.com/article/190453.htm
該芯片利用內部時鐘把16位的并行數據轉換成LVDS數據進行傳輸；同時可以把LVDS數據轉換成16位并行數據供芯片或者可編程邏輯器件進行處理。該芯片最大傳輸速率可達2．56Gbps；單一的3．3V供電即可使用；較低的EMI；發送端和接收端有單獨的時鐘和省電管腳。
采用Xilinx公司的一片XC4VLX25-11FF668I可編程邏輯芯片，FPGA被配置成PCI接口。LX25邏輯單元可達24192個，最大分布式RAM是168 k，最大塊RAM可達1296kb，并且有8個DCM供編程人員使用，LX25功耗較低，易于使用。選擇FLASH芯片為XCF08P。
需要外部存儲器對圖像處理中的大量數據進行緩存，要求存儲器存取速度快、讀取時間短、實時性匹配強。選擇CYPRESS公司的SRAMCY7 C1470BV33的SRAM作為數據緩存芯片。CY7C1470BV33的速度可以達到250MHz，滿足系統時鐘頻率要求。
3 FPGA邏輯設計
3．1 總體設計
邏輯的整體設計如圖3所示，當圖像數據進入FPGA后，通過異步FIFO進行異步時鐘域的轉換。在第一個緩沖周期通過數據流選擇電路將圖像數據緩存到SRAM1中；在第二個緩沖周期，通過數據流選擇電路將圖像數據緩存到SRAM2中，同時將SRAM1中的數據經后端FIFO、PCI接口發送給主機。在第三個緩沖周期內再次通過輸入數據流選擇電路，把圖像數據緩存到SRAM1中，同時將SRAM2中的數據經后端FIFO、PCI接口發送給主機，如此循環。由于乒乓操作的FPGA邏輯實現比較簡單，這里不再贅述。下面主要來設計PCI接口的邏輯。
評論