基于FPGA的無線信道模擬器設計
加入技術交流群
3 模擬器的性能測試與分析
開發(fā)板的工作時鐘為100 MHz，DDS IP核延遲2個時鐘周期有輸出值，乘法器延遲1個時鐘周期有輸出值，所以系統(tǒng)總共有3個時鐘周期的延遲。串口傳輸數(shù)據比較慢，而且數(shù)據量太大容易出錯，所以將工作時鐘分別進行100倍分頻上傳衰落信道第一徑的25 000個數(shù)據進行觀察，工作時鐘變成1 MHz，將所得的幅度譜轉化成功率形式后如圖3所示，fclk=1 MHz的Matlab仿真如圖4所示。本文引用地址：http://www.104case.com/article/190237.htm
圖3和圖4中橫軸單位均為s，縱軸單位均為dB。通過比較圖3和圖4發(fā)現(xiàn)實際產生的結果與仿真結果大致相同，也因為系數(shù)的取整和最后上傳數(shù)據的截斷有少許誤差，基本滿足要求。
4 結語
本文采用Jakes改進模型，基于FPGA模擬了無線信道的傳輸特性，最終經過驗證基本滿足要求。為了簡化實現(xiàn)過程，將系數(shù)取整以及傳輸數(shù)據進行截斷，產生一些誤差，在這方面可以采用浮點數(shù)表示系數(shù)得到更精確的值。
評論