基于FPGA的出租車計價系統設計
加入技術交流群
di_led數碼顯示譯碼模塊，將輸入信號d[3．．0]轉換為q[6．．0]，即g，f，e，d，c，b，a七段譯碼輸出(高電平有效)，3F對應為0，仿真波形圖如圖8所示。
由于采用動態掃描，主要是根據人視覺暫留現象，一般影像在人眼中保留0．1～0．5 s左右，74LS138的輸出碼依次選通8個數碼管。只要頻率夠高，依次點亮8個數碼管時，給人視覺是同時點亮。
3．2 總體電路的仿真結果
通過對整個設計系統的仿真分析，結果如圖9所示，輸出依次是3F 7D 27．5B 66 3F 3F 3F，其中總價格為3F7D27．5B(即67．2元)，里程數為663F(即40km)，等待時間為3F3F(即0 min)，8+(40-3)×1．6=67．2元，仿真結果正確。
4 結語
通過仿真驗證表明，本文所設計的出租車計價系統能動態顯示行駛的里程、等待時間和計費數目等，符合預定的設計功能要求。但設計中對出租車里程計數精度不高，若要提高精度，需根據設計要求設置取樣里程的脈沖，在計量(jiliang)模塊的輸入頻率中要做相應的修改，當出租車計費標準發生變化時，也可以通過修改VHDL源程序達到要求，另外，還可以擴展語音播報或票據打印等附加功能，此系統的設計體現了FPGA設計的自頂向下的設計思想，基于FPGA的設計靈活性高、功耗低、集成度高，具有廣闊的市場前景。
評論