新聞中心

        EEPW首頁 > EDA/PCB > 設計應用 > 基于FPGA的三線制同步串行通信控制器設計

        基于FPGA的三線制同步串行通信控制器設計

        作者: 時間:2012-08-23 來源:網絡 收藏

        2.1 IP核接口描述

        本設計最終實現的目標是生成如圖2所示的IP核接口封裝。

        三線制同步串行通信控制器IP 核接口封裝圖
        圖2 IP 核接口封裝圖

        其中,IP核接口信號定義如表1所示。該IP核共有全局信號管腳8個,接收接口信號管腳和發送接口信號管腳各3個。

        表1三線制同步串行通信控制器IP核接口信號描述
        三線制同步串行通信控制器IP核接口信號描述

        2.2 三線制同步串行通信控制器IP核電路結構設計

        按照設計目標,根據需要實現的功能,可將三線制同步串行通信控制器結構劃分成幾個大的功能模塊,這些模塊獨自完成一定的任務,結合起來實現通信控制器的整體功能。同時,劃分模塊功能后,可以更方便地用硬件描述語言VHDL對其進行描述。





        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 新蔡县| 常山县| 琼中| 交口县| 永康市| 富川| 星子县| 旺苍县| 灵寿县| 德兴市| 全州县| 乃东县| 广宗县| 新野县| 晴隆县| 乌鲁木齐市| 如东县| 崇义县| 西丰县| 湖南省| 南乐县| 集贤县| 彩票| 岚皋县| 澄迈县| 五常市| 花莲市| 电白县| 清水河县| 康保县| 石棉县| 介休市| 巴青县| 行唐县| 项城市| 巴塘县| 乃东县| 墨玉县| 阜城县| 山东省| 夏津县|