基于FPGA的軟件無線電平臺設計

提取用戶窄帶信號進行抽取由專用ADC芯片完成，數字下變頻部分由FPGA中的IP（Intellectual Property）模塊完成。用專用芯片進行模數轉換可以提高系統的穩定性和可靠性；用IP模塊完成數字下變頻功能可以降低功耗，提高速率。

數字下變頻后進行解調，經過解調后的信號為一個比特流序列，比特流處理部分需要完成信息的加密解密、編碼譯碼等。如圖1所示，這部分功能可以用Verilog-HDL語言編寫DSP處理模塊完成，也可以用Matlab的FDATool進行設計后自動生成Verilog-HDL源代碼和PowerPC指令程序；本文采用Verilog-HDL直接編寫DSP模塊的辦法，這樣可以對硬件處理流程進行更好的掌控，并且獲得更高的信號處理性能。由于將DSP模塊嵌入FPGA中，通過增加或減少DSP邏輯電路可以使得設計更加靈活，例如可以將2FSK調制解調，FIR濾波和FFT分別封裝成為單元模塊，編寫地址驅動后PowerPC程序執行時可直接進行調用，相比DSP專用處理器僅調用乘法器和移位寄存器的方法可以節省上百個指令周期，大大提高了實時信號處理的能力，具有在高端領域廣闊的應用前景。

比特流序列處理完成后，可將數據傳入主機磁盤陣列經行儲存，PowerPC通過PCI橋控制本系統和主機的數據傳輸，以滿足未來數據回放和可視化界面要求。

1.2 ADC模數轉換

軟件無線電要求ADC，DAC盡可能的靠近天線，這需要很高的ADC的采樣率，采樣精度，動態范圍等特征[11~13]。AD9042是一款高性能高速ADC芯片，采用的是兩級子區式轉換結構，這種設計既保證了所需的轉換精度和轉換速度，又降低了功耗，同時也減小了芯片尺寸，AD9042系統原理如圖2所示[10]。AD9042可以保證的最小采樣率可達41MHZ, 12bit精度，80dB無寄生動態范圍。

1.3 DDS直接頻率合成

由于數字信號處理的處理速度有限，往往難以對A/D采樣得到的高速率數字信號直接進行各種類別的實時處理。為了解決這一矛盾，需要采用數字下變頻技術，將采樣得到的高速率信號變成低速率基帶信號，以便進行下一步的信號處理。數字下變頻技術在軟件無線電和各類數字化接收機中得到了廣泛應用。寬帶數字下變頻器基于外差接收機的原理，包括數字混頻、低通濾波、抽取三個環節[12]。抽取后得到和信號帶寬匹配的基帶抽樣信號，實現從寬頻帶中提取窄帶信號的目的。Xilinx提供的專用DDS（Direct DIGItal Synthesizer） IP模塊用以實現數字下變頻功能。

1.4 CPU控制單元

Virtex-4 FX系列FPGA集成了運行速度高達450 MHz的雙32位嵌入式PowerPC，每個處理器可提供超過700 DhrySTone MIPS的性能，是普通FPGA中處理器性能的三倍。兩個完全集成的UNH認證的10/100/1000 Ethernet MAC進一步提升了Virtex-4 FX處理平臺的性能，從而提高了FPGA資源的可用性。本系統以PowerPC作為該系統的指令處理和控制單元，可以避免純硬件設計復雜，通用性差和不容易協調控制的缺點。PowerPC是本系統SoPC架構的核心組成部分，擔負算法實現和中央控制兩部分任務。Virtex-4 FX內部有大量乘法器可供調用，能夠充分滿足各種數字信號處理要求；PowerPC與前文提到用Verilog-HDL 設計的DSP模塊連接，使整個系統具有實時動態信號的處理能力。PowerPC作為控制器的狀態流程如圖3所示。