基于FPGA的高精度時間數(shù)字轉(zhuǎn)換電路設(shè)計

由該 TDC構(gòu)成的脈寬測量電路在 Cyclone EP1C3Q240C8芯片實現(xiàn)，系統(tǒng)外部時鐘 25Mhz，PLL設(shè)置倍頻因子 8，由 SP1641B信號發(fā)生器提供固定的被測脈沖頻率 F，時間分辨率 Res的分布如圖 4所示，測試數(shù)據(jù)表明 Res在 4.9-5.1ns之間，理論值為 5ns。

測量和仿真數(shù)據(jù)表明該電路能達(dá)到納秒級時間分辨率，邏輯資源占用少，可在低密度芯片上實現(xiàn)作為專用測量電路使用，或在高密度芯片上作為功能模塊嵌入到特定功能的片上系統(tǒng)（SOC）中；該 TDC電路的轉(zhuǎn)換速度也在納秒級，使該電路適用于實時數(shù)據(jù)采集及高速數(shù)據(jù)處理系統(tǒng)。精度可調(diào)也是該設(shè)計一大特點(diǎn)，移位脈沖的工作頻率決定了該轉(zhuǎn)換系統(tǒng)的轉(zhuǎn)換精度，通過時鐘管理單元可以產(chǎn)生不同頻率的移位時鐘，從而測量精度可以根據(jù)具體需要進(jìn)行適當(dāng)調(diào)整。

3結(jié)束語

本基于 FPGA的時間數(shù)字轉(zhuǎn)換電路設(shè)計在占用較少芯片資源的前提下，實現(xiàn)了很高的測量精度，工作時數(shù)據(jù)轉(zhuǎn)換速度也在納秒級；本設(shè)計電路接口簡單可作為獨(dú)立的功能電路使用，亦可作為功能模塊 IP核[8]方便地嵌入到其他系統(tǒng)實現(xiàn)特定功能。基于 Altera芯片的時序仿真和硬件測試表明了該方法的可行性和準(zhǔn)確性。