基于FPGA的數字三相鎖相環優化設計
加入技術交流群
式中：U為電壓的有效值。
鎖相環未鎖定時q分量為一交流分量，與已設的分量q*=0比較得到一直流分量，以此完成鑒相。直流分量再經過由PI控制器組成的低通濾波器控制壓控振蕩器，最終使得ω與ω0相等，q分量為0，達到鎖相。
2 三相鎖相環的系統仿真
根據圖1三相鎖相環的拓撲結構，在Matlab／Simulink中搭建系統仿真模型。三相電壓為220 V，采樣頻率為fs=5 kHz，壓控振蕩器的中心頻率為f=50 Hz，通過仿真調整，最終確定Kp=0．02，K1=0．001，使鎖相環鎖相的速度與精度達到最佳效果。圖2(a)是三相鎖相環在0．05 s內的三相電壓ua，ub，uc仿真波形；圖2(b)是三相鎖相環在0．05 s內的兩相旋轉坐標下ud，uq仿真波形，d軸分量大約在0．01 s穩定為0，即0．5個周期達到鎖相；圖2(c)是三相鎖相環在0．05 s內的三相電壓a相位角θ與VCO輸出相位角θ*的仿真波形，θ與θ*在0．01 s基本完全重合，達到鎖相。結果表明，三相鎖相環可在0．5個周期內快速、準確地鎖定電網電壓。本文引用地址：http://www.104case.com/article/189839.htm
fpga相關文章:fpga是什么
鎖相環相關文章:鎖相環原理
評論