基于FPGA的幀同步提取方法的研究

對應128長的同步頭，一個碼元采樣8個點，經I、Q分路，每一正交路為4個點，每一路上為128×4=512個樣點。采用并行處理，在數據來到之時，分成四路，每一路做一個匹配濾波器，這樣可以直接由每個碼元對應的樣點組成匹配濾波器。將四個匹配濾波器產生的相關值比較出最大值，再和后邊門限比較，超過門限，即作為同步信號。同步提取的流程如圖5所示。

3 仿真結果

同步相關峰的仿真(利用Quartus2.1軟件)如圖6和圖7所示，clk是輸入時鐘，in是輸入數據，sclr是清零信號，out是輸出信號。

用Quartus2.1軟件編譯適配，一片APEX EP20K400EBC652-1XEP20K400EBC652-1X只用了百分之三十的邏輯單元就可以實現同步提取。

一個完整的幀同步系統的工作狀態包括兩種，即捕獲狀態和鎖定狀態，并且在一定條件下使它們互相間能自動切換。當幀同步信號捕捉到時，幀同步系統應立即由捕捉狀態轉換到鎖定狀態。同步提取完成后，只是完成了初始同步，即同步捕獲，還要進行同步鎖定，以防止假同步和漏同步的發生。限于篇幅，這兒僅僅討論了初始同步的實現。 通過對幀同步提取的FPGA實現可以看出，補碼配對相減匹配濾波法是一個很有效的方法。它提供了一種將擴頻碼作為同步信息進而實現幀同步提取的方法，并且在很大程度上節約了FPGA的內部資源。這兒只是介紹了M序列碼作為同步頭的實現方案，對于m序列碼作為同步頭的實現，只要稍微做一下修改，即加一些相應的延時單元就可以實現。