基于雙核Nios II系統(tǒng)的數(shù)字預(yù)失真器設(shè)計(jì)

在現(xiàn)代無(wú)線通信系統(tǒng)中，功率放大器(PA)是整個(gè)發(fā)射機(jī)中最為關(guān)鍵的部件之一。然而，PA固有的非線性特性會(huì)對(duì)通信質(zhì)量造成嚴(yán)重影響。數(shù)字預(yù)失真技術(shù)作為一種高效的功放線性化方法，近年來(lái)得到了廣泛重視和研究[1-4].傳統(tǒng)的數(shù)字預(yù)失真器一般采用FPGA+DSP的方案，結(jié)構(gòu)較為復(fù)雜，成本較高。本文在FPGA芯片中構(gòu)建了SoPC系統(tǒng)，設(shè)計(jì)了一個(gè)自適應(yīng)數(shù)字預(yù)失真器(DPD)，它具有集成度高、成本低等優(yōu)點(diǎn)。同時(shí)，采用并行RLS算法提取DPD模型參數(shù)，降低了傳統(tǒng)RLS預(yù)失真算法的復(fù)雜度。采用雙核Nios II并行操作，提升了硬件處理速度，保證了預(yù)失真處理的實(shí)時(shí)性和敏捷性。

1 DPD多查找結(jié)構(gòu)

本文采用記憶多項(xiàng)式模型[5]作為DPD的行為模型，表示為：