基于FPGA的室內智能吸塵平臺設計

3 程序設計要點

將程序分為硬件程序設計和軟件程序設計兩部分，硬件程序設計要對硬件電路進行時序仿真以確定達到調試的效果。

3.1 硬件程序設計與仿真

平臺主要通過傳感器和碰撞開關產生輸入信號，通過FPGA處理信號，最后FPGA把處理后的信號傳到電機，由電機來完成一系列的動作，如表1所示。所以其邏輯設計是實現智能的關鍵。

結束硬件選型后，利用Quartus II搭建硬件原理圖，編譯后對jk1、jk2、jk3、 jk4進行時序仿真，分析時序關系，估計設計的性能并檢查和消除競爭冒險[7-9]。仿真結果如圖3所示。

時序仿真圖中，clk為輸入PWM信號，clr和en兩個模塊的片選信號是由FPGA的SoPC通過軟件C語言控制。當jk1=0、jk2jk3=1時，output(PWM控制信號)會出現一段等于0之后產生20個波形。需要說明的是：圖3(a)時序仿真圖中，output出現一段PWM后出現低電平后接著出現了20個PWM，說明平臺在正常前進遇到jk1=0、jk2jk3=1時，會停車一段時間接著左拐或者右拐20個PWM角度。驅動器用的是4細分，輸出1個PWM波形步進電機會轉動0.45°,應該旋轉90°但是波形個數為：n=(90/0.45)=200個，在此用20個代替200個說明問題(圖3(b)的波形個數都會以此情況說明)。

由圖3(b)可以看到前段時間jk4為高電平，pwmout輸出正常脈沖，說明此時平臺處于正常吸塵狀態。后段時間jk4變為低電平，pwmout時延后輸出一小段脈沖，說明此時平臺檢測到樓梯，停車一段時間后調整方向。

3.2 軟件程序設計

硬件設計調試完成后，還要進行軟件系統設計。在C語言文件中編寫C程序進行SoPC的編程[10]。平臺工作總體算法流程如圖4所示。平臺接通電源，首先初始化進入自動清掃和手動遙控清掃二選一模式;當選擇自動清掃模式時，通過鍵盤輸入平臺自動清掃工作時間，在清掃過程中通過傳感器判斷是否遇到障礙物或樓梯并進行處理。通過中斷，時刻查詢是否到達設置時間，如果沒到，則程序返回運行;如果設置時間到，則程序結束，平臺停止工作。當選擇遙控清掃時，平臺運動受操作者的控制。

通過硬件選型、搭建調試和軟件語言的編寫調試，成功地制作出了簡易平臺，實現了既定的各種功能。相比市場上的同類產品，其結構更簡單、成本更低、靈活性和擴展性更強，為研究者開發更多功能提供了一個硬件支持的平臺，具有實用價值。隨著微處理器的不斷進步和傳感技術的發展，其性能可不斷改進，成本也可不斷下降。但在仿真和實現過程中發現其具體的流程算法不夠嚴謹，日后有必要繼續對其進行改進。