基于FPGA的FIR數字濾波器設計與實現
加入技術交流群
3 FIR數字濾波器的詳細設計
3．1 FIR數字濾波器模塊設計與系統級仿真
根據FIR數字濾波器的原理，在Simulink環境下搭建16階的FIR數字濾波器結構，如圖3所示。本文引用地址：http://www.104case.com/article/189493.htm
在模型的搭建過程中，使用了兩個8位的Shift Taps移位寄存器模塊對輸入信號進行分解，然后根據數字濾波器的原理進行算法計算。
模型搭建好之后，需要確定16階FIR數字濾波器的系數，在這使用Matlab中的FDATool濾波器設計工具來確定。確定好濾波器的指標：
(1)設計一個16階的FIR濾波器；
(2)低通濾波器；
(3)采樣頻率fs為16 384 Hz，截頻點頻率fs為533 Hz；
(4)輸入序列位寬為16位。
在設計濾波器界面中，如圖4所示，進行下列選擇：
(1)濾波器類型(Filter Type)為低通(Lowpass)；
(2)設計方法(Design Method)為FIR，采用窗口法(Window)；
(3)濾波器階數(Filter Order)定制為15(設置為15階而不是16階，是由于設計的16階FIR濾波器的常系數項h(0)=0)；
(4)濾波器窗口類型為Kaiser，Beta為0．5。
電源濾波器相關文章:電源濾波器原理
數字濾波器相關文章:數字濾波器原理
評論