轉換器時鐘技術向高速數據時鐘發展

圖7：(a)干凈時鐘的16QAM星座圖。(b) 帶高相位噪聲的時鐘對星座圖的影響。

顯然，時鐘的頻譜純度是收發器時鐘解決方案的一個關鍵方面，但人們還期望時鐘系統能提供其他一些功能。

回到圖1可看到，該收發器具有多個接收通道，每個都需要單獨的ADC。在某些情況下，也會使用多個DAC通道。可能需要額外的時鐘通道來為用于數字預失真、FPGA或基帶ASIC芯片的ADC提供時鐘。

DAC和ADC編碼率通常各不相同。FPGA和基帶元器件也可能需要不同的頻率。頻譜干凈的主時鐘信號需要單獨分配給每個通道，為該通道分頻為所需的頻率，然后轉換成適當的輸出信號格式。單一收發卡的輸出信號通常混合了LVPECL、LVDS和CMOS格式。兩個通道之間往往要求偏斜很緊密，以限制PCB布線的延遲變化。在某些情況下，在兩個時鐘之間設置延遲或相位偏移是必要的。在轉換器采樣時鐘和用于將ADC輸出數據鎖存到基帶芯片的時鐘之間可能需要這樣做。

在這些系統中，通道與通道之間的耦合是一個需要考慮的因素。如前所述，DAC和ADC時鐘通常運行于不同的頻率。通道之間的耦合，或時鐘從一個通道向另一個饋送可能會在采樣時鐘上導致不想要的雜散音。有用的時鐘信號和無用的噪聲可能會導致產生乘積混頻，這可能在有問題的地方產生毛刺。如果混頻發生在編碼輸入處，這些問題有時可通過在主時鐘和輸入時鐘邊沿及時進行偏置而得到緩解。具備調節每個低抖動時鐘延遲的能力可以成為時鐘系統的一項優勢。

為了盡量減少系統宕機時間，在輸入參考出現故障的情況下，時鐘系統應提供“備份”功能。這可通過增加第二個參考輸入來實現，在主參考出錯的情況可以切換到這個備份參考輸入。這種備份時鐘的指配有時被稱為“時鐘冗余”。監測主時鐘、檢測故障然后切換到備份的能力被稱為“參考切換”功能。

對于主時鐘和輔時鐘均出現故障的情況，可實施另一層保護功能，被稱為“保持（holdover）”。在保持模式中，時鐘系統進入一種模式，即在輸入失效之前盡可能長時間地保持時鐘頻率。對于給定的時鐘系統，保持的準確性和持續時間取決于時鐘電路架構。本文第二部分在討論網絡時鐘時對此會有更詳細的闡述，因為那些系統中的保持模式要嚴格得多。對于收發器系統，保持模式并不試圖讓收發器工作在它的正常性能水平，而是要保持足夠的時鐘功能，如可生成適當的系統警報以啟動系統修復。

總而言之，多種多樣的系統需求廣泛存在，以支持各種各樣的空間標準、系統通道數要求和架構方案。這些系統的時鐘必須足夠靈活，以適應廣泛的應用、保證系統可靠性并且還能夠提供轉換器所要求的極低抖動和相位噪聲。

(1) AD9445：14位125MSPS ， IF采樣ADC

(2)

(3) 采樣系統和時鐘相位噪聲和抖動的影響。ADI公司Brad Brannon撰寫的應用筆記AN-756 。