轉換器時鐘技術向高速數據時鐘發展

這個公式定義了采樣時鐘的寬帶抖動與ADC在某一給定模擬輸入頻率抖動情況下可以達到的最大SNR之間的關系。舉例來說，如果采樣時鐘的寬帶抖動為275fs ，對170MHz的中頻信號采樣時，SNR基本上不會高于70.65db。

實際上，ADC內的其他噪聲機制通常會將SNR值限制在低于理論水平或量化噪聲(公式1) 。這一內部噪聲是由于模擬信號路徑和采樣時鐘路徑中的器件熱噪聲而引起的。采樣時鐘路徑中的器件噪聲有效地轉換為相位調制噪聲，又稱為孔徑抖動。這種行為就像外部時鐘上的抖動，遵循公式2 ，孔徑抖動(taperture-jitter)代替時鐘抖動(tclock-jitter)。由公式2可以看出，隨著采樣的IF頻率(fanalog)增加，SNR下降。

外部時鐘的頻譜純度與ADC可實現的SNR之間的關系，可以通過以下一組實驗室測量數據進行表述。圖2顯示了14位ADC采樣170MHz中頻信號的FFT波形。在這種情況下所用的外部時鐘是源自頻譜純凈的Wenzel實驗室參考振蕩器，驅動著帶高壓擺率輸出信號的低抖動矩形波整形電路。測量的意圖是盡量減少時鐘的影響，并確定由于ADC效應所達到的SNR。由此產生的相對滿量程輸入信號的SNR測量數據，在圖中標示為SNRFS，是76db。這與ADC數據手冊1是一致的。Wenzel實驗室參考振蕩器的確會對SNR有一定影響，但所測的SNR主要是受ADC量化噪聲和內部ADC孔徑抖動的共同影響。

圖2：14位ADC的FFT波形。模擬輸入頻率= 170MHZ，時鐘頻率= 122.88MHz。SNRFS =76db。

現在，我們將使用一個適合實際收發卡時鐘應用的內置VCO的時鐘IC。為了估算這一時鐘信號對ADC性能產生的影響，我們可以先測量時鐘電路的相位噪聲。其相位噪聲曲線如圖3所示。

圖3 ：時鐘IC在122.88MHz下的相位噪聲

在給定的頻率范圍內，我們可以使用下列公式來將相位噪聲轉換成時間抖動。

該公式本質上是對相位誤差在目標頻率范圍內進行積分并從一個相對2π的積分弧度誤差轉換成均方根時間誤差。

將圖3的相位噪聲數據代入公式3，在50kHz至61MHz的頻率范圍內，會得出230fs的抖動值。50kHz至61MHz頻率范圍是用來對應有效的FFT測量范圍，后者將用于檢驗抖動對所測SNR的影響的估算是否準確。低至50kHz是源于FFT的有效二進制間距，高至61MHz是奈奎斯特頻率。將得出的230fs抖動代入公式1則得出72.2db的SNR值。