基于FPGA的8段數碼管動態顯示IP核設計
加入技術交流群
4 基于Nios II的軟件驅動程序設計
把所設計的IP核加載到嵌入式系統，打開Nios II EDS，在Ahera提供的集成開發環境(IDE)中，為IP核編寫驅動程序。
首先點擊new菜單建立工程應用文件，然后選擇一個空的工程模板(Blank Project)，并在此工程模板中編寫相應程序，其驅動程序的算法流程如圖3所示。
5 結論
數碼管是電子設計中應用較多的元器件。用于顯示系統的運行狀態和簡單的字符，以便提升系統人機界面的效果。為減輕設計者的工作量，實現軟核重用，設計8段數碼管動態顯示IP核，并給出此核的一個參考驅動顯示程序。此核根據設計需要，可例化1～8個共陽極(或共陰極)數碼管控制器，成功控制1～8個數碼管工作，大大提高設計效率。測試結果表明，此核工作可靠、穩定，可直接應用于工程實踐中。
評論