- 設計基于FPGA的8段數碼管動態顯示IP核，介紹8段數碼管內部結構及其驅動顯示方式和IP核設計方法，給出8段數碼管動態顯示IP核的Verilog HDL程序源代碼及其C語言驅動程序。此IP核可例化成1～8個共陰極(或共陽極)數碼管控制器，能方便地控制1～8個數碼管同時顯示數字和小數點位。測試結果表明，該IP核工作可靠、穩定，可直接應用于電子設計中。
- 關鍵字：
FPGA 8段數碼管 動態顯示 IP核
8段數碼管介紹
您好，目前還沒有人創建詞條8段數碼管!
歡迎您創建該詞條，闡述對8段數碼管的理解，并與今后在此搜索8段數碼管的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
