四階連續時間正交帶通ΣΔ調制器的設計

表1　調制器零點配置

　　如圖3所示，這是本文設計的四階連續時間正交帶通ΣΔ調制器，它由I、Q兩路四階前饋低通ΣΔ調制器經過電阻交叉耦合組成。

圖3　四階連續時間正交帶通ΣΔ調制器

　　3　時鐘抖動

　　時鐘抖動是限制連續時間ΣΔ調制器性能的主要非理想因素之一。由于時序的不確定性，在量化器對求和電路輸出進行采樣和DAC產生反饋波形時都會引入誤差。在采樣過程中引入的誤差和量化噪聲一同被調制器的NTF整形。然而，DAC引入的誤差直接反饋到輸入，會限制整個調制器的性能。

　　采用開關電容反饋DAC能降低連續時間調制器的性能對時鐘抖動的敏感度。

　　圖4反映了時鐘抖動對歸零矩形波和指數波形的影響，在這兩種反饋波形下，時鐘抖動對SNR 的限制分別為:

　　其中，δ是DAC的占空比，σj 時鐘抖動的均分根，α =TS / (RdacCdac )是采樣周期與時間常數的比值，這里認為時鐘抖動是方差為σj2 的隨機白噪聲。由(5)式，可以看出時鐘抖動引入的誤差與開關電容DAC的時間常數有關。比較以上兩式，可以看出與歸零矩形波相比，指數波形更能抑制時鐘抖動效應對SNR的影響。

圖4　時鐘抖動的對反饋波形影響

　　開關電容DAC的熱噪聲是調制器輸入參考熱噪聲的重要組成部分，參考文獻的結論，可以推出第一級復數積分器輸入端的參考熱噪聲近似為:

　　其中RSC = TS /Cdac是開關電容電路的等效電阻。