提高共源共柵CMOS功率放大器效率的方案

摘要：利用共源共柵電感可以提高共源共柵結構功率放大器的效率。這里提出一種采用共源共柵電感提高效率的5.25GHzWLAN的功率放大器的設計方案，使用CMOS工藝設計了兩級全差分放大電路，在此基礎上設計輸入輸出匹配網絡，然后使用ADS軟件進行整體仿真，結果表明在1.8V電源電壓下，電路改進后與改進前相比較，用來表示功率放大器效率的功率附加效率（PAE）提高了兩個百分比。最后給出了功放版圖。

　　功率放大器是射頻發射機中的必不可少組成部分，它的主要功能是提供整個通信系統在發射信號與接收信號時的運作功率。通信系統中消耗能量最多的就是功率放大器，人們希望功率放大器的效率盡可能高，這樣就減少電池的消耗，從而延長電池的使用壽命。

　　多年來，人們對于功率放大器的效率提高技術做了很多有價值的研究，如自適應偏置技術、EER技術、Doherty技術以及LINC技術等等，這些方案雖然巧妙，但大多結構復雜，并不適合用于便攜式通信終端的開發，本文中采用共源共柵電感對電路進行改進，從而提高功率放大器的效率。

　　1 共源共柵電感的工作機理

　　本次功率放大器設計中使用到共源共柵（Cascode）結構，這種共源共柵管的源極存在著較大的寄生電容，這在本次5.25GHz功率放大器的設計中是不得不考慮的。由模擬電路知識可知：如果電路中有電容，那么電路上的信號就要對電容進行充放電。所以共源共柵管源極的寄生電容就要從電源汲取電流進行充放電，這樣勢必增加了額外的功耗，從而降低了功率放大器的效率。

　　如果給這些寄生電容提供一種能量交換渠道，使其盡可能少地從電源處汲取電流，那么就會降低這些寄生電容對功率放大器效率的影響。根據對模擬電路的基本認識，不難想到可以引入電感，電感和寄生電容之間可以進行能量的交換，從而減少了寄生電容對電源處電流的依賴，也就減少了額外功耗，會在一定程度上提高功率放大器的效率。圖1是上述思想的具體實現，中間的共源共柵電感是一個對稱型電感，可以拆成兩個電感量相同的電感，他們的電感量是該對稱型電感的一半。加入輸入信號后，電感與共源共柵管的源極寄生電容會發生諧振，進行能量的交換，這就降低了寄生電容充電時對電源處電流的依賴程度。

　　本次A類兩級功率放大器設計，原理圖中第一級加入了共源共柵電感，第二級并未添加，主要是從版圖面積的角度考慮的，因為電感在芯片中所占用的面積比其他元件都要大很多。此外，在進行版圖設計時，有意將原理圖中一個共源共柵電感拆分成兩個電感，這是為了提高電路結構的對稱性，從而有利于功率放大器的整體性能，關于這一點，將在后面的版圖設計中進行分析。

圖1共源共柵電感的應用